KR940008713B1 - 출력잡음이 감소된 데이타출력버퍼 - Google Patents
출력잡음이 감소된 데이타출력버퍼 Download PDFInfo
- Publication number
- KR940008713B1 KR940008713B1 KR1019920005875A KR920005875A KR940008713B1 KR 940008713 B1 KR940008713 B1 KR 940008713B1 KR 1019920005875 A KR1019920005875 A KR 1019920005875A KR 920005875 A KR920005875 A KR 920005875A KR 940008713 B1 KR940008713 B1 KR 940008713B1
- Authority
- KR
- South Korea
- Prior art keywords
- data output
- output buffer
- output
- pull
- voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 회로도.
제2도는 본 발명의 회로도.
본 발명은 데이타출력단을 가지는 반도체메모리장치에 관한 것으로, 특히 데이타출력단에서 큰 컨덕턴스의 풀다운트랜지스터를 가지는 반도체메모리장치의 데이타출력버퍼에 관한 것이다.
반도체메모리장치의 데이타출력단에서는 전압의 스윙폭이 크기 때문에, 이것에 사용되는 출력용의 풀다운 및 풀엎트랜지스터의 사이즈는 칩내의 어떤 것들보다 크다. 따라서 이들 트랜지스터들의 큰 컨덕턴스로 인한 출력잡음을 억제할 필요가 있다.
그러한 출력잡음을 억제하기 위한 기술이 종래에 IEEE Journal of Solid-State Circuit, Vol.25, No.6, Dec.1990, pp.1586-1588에 개시되어 있다. 상기 논문에 도시된 데이타출력버퍼의 회로가 제1도에 도시되어 있다. 제1도를 참조하면, 리이드데이타 RD는 출력인에이블신호 OE의 상태에 따라 낸드게이트(1)(2)를 통하여 출력용의 풀엎트랜지스터(Q1) 및 풀다운트랜지스터(Q2)에 의하여 출력데이타 DO로서 출력된다. 인덕터 LVCC및 LVSS는 각각 Vcc라인과 Vss라인에 존재하는 기생인덕턴스들이며, 데이타출력단(3)과 접지전압 Vss 사이에는 기생캐패시턴스 Co가 존재한다. 또한 전원전압 Vcc와 접지전압 Vss 사이에는 기생의 커플링캐패시턴스 Co가 존재한다. 전압강하용 컨버터 VDC는 전원전압의 레벨을 강하시켜 이를 인버터(4)와 풀엎트랜지스터(Q1)의 전원으로 공급한다. 상기 출력인에이블신호 OE가 "하이" 상태로 되면, 리이드데이타 RD는 낸드게이트(1)(2)와 인버터(4)(5)를 통하여 상기 풀엎 및 풀다운트랜지스터(Q1)(Q2)의 게이트로 전달된다. 상기 리이드데이타 RD가 "하이"상태라면, 상기 트랜지스터 Q1이 턴온되어 상기 전압강하용 컨버터 VDC의 출력전압이 출력단의 기생캐패시터 Co를 충전시킨다. 반대로 상기 리이드데이타 RD가 "로우" 상태라면 상기 풀다운트랜지스터 Q2만이 턴온되므로 상기 기생캐패시터 Co가 방전된다. 이때 상기 데이타출력단에서의 출력잡음이 발생된다. 상기 논문에 따르면, 잡음전압의 피이크치는 출력의 "하이" 레벨이 낮을수록, 상기 풀다운트랜지스터 Q2의 게이트전압의 트랜지션타임이 갈수록, 상기 기생인덕턴스 LVCC및 LVSS의 크기가 작을수록, 그리고 상기 풀다운트랜지스터 Q2의 컨덕턴스가 작을수록 감소된다고 하였다. 그래서 상기 전압강하용 컨버터 VDC가 실질적으로 출력데이타의 "하이"레벨을 만드는 전압을 공급함으로써, 출력잡음의 전압피크치를 억제시키고 있다.
그러나, 상기한 종래의 데이타출력버퍼에 있어서는 전압강하용의 수단인 VDC가 별도로 구비됨으로 인하여 회로가 복잡해지고 칩면적이 증가하는 곤란성이 있다. 더우기 상기 VDC회로의 적정한 구성 및 기능을 설계하여야 하는 불편함 및 어려움이 있다.
따라서, 본 발명의 목적은 간단한 구성으로 출력잡음을 억제할 수 있는 데이타출력버퍼를 제공함에 있다.
본 발명의 다른 목적은 면적을 증가시키지 않고 출력잡음을 억제시킬 수 있는 데이타출력버퍼를 제공함에 있다.
본 발명의 다른 목적은 면적을 증가시키지 않고 데이타의 최종출력단에서의 잡음을 억제시킬 수 있는 데이타출력버퍼를 가지는 반도체메모리장치를 제공함에 있다.
상기 본 발명의 목적을 달성하기 위하여 본 발명은 출력용의 풀엎 및 펄다운트랜지스터를 구비하고 전원전압과 접지전압사이의 커플링캐패시터가 기생하는 데이타출력버퍼에 있어서, 상기 커플링캐패시터의 양단에 각각 연결되고 상기 전원전압과 접지전압에 각각 연결되도록 형성된 저항소자를 구비함을 특징으로 한다. 상기 저항소자는 상기 데이타출력버퍼가 형성된 영역의 상부에 위치하는 폴리실리콘의 저항이다.
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 하기하는 설명에서 제1도에 나타난 것과 동일한 부호는 동일한 구성요소를 나타냄을 알아두기 바란다.
제2도를 참조하면, 본 발명의 데이타출력버퍼는 상기 제1도의 VDC회로가 없고, 전원전압 Vcc과 접지전압 Vss 사이에 형성된 기생커플링캐패시터 Cc의 양측에 각각 저항 Rc 및 Rs를 연결한 것으로 구성된다. 그외에는 상기 제1도의 구성과 동일하다. 출력단(3)이 "하이" 상태로 있을 때 리이드데이타 RD가 "로우" 상태로 입력되면 풀엎트랜지스터 Q1은 턴오프되고 풀다운트랜지스터 Q2가 턴온되면서 출력단의 기생캐패시터 Co가 방전되면서 출력데이타 DO의 전위는 "로우" 상태로 내려간다. 이때 제1도의 종래의 경우라면, 접지전압측의 기생인덕터 LVSS로 흐르는 전류 Is로 인한 역기전력이 발생하여 출력잡음이 상기 출력단(3)에서 나타날 수 있으나, 상기 저항 Rs 및 Rc에 의하여 감소되며, 상기 기생커플링캐패시턴스에 의한 잡음의 영향도 줄어든다.
상기 풀다운트랜지스터Q1 및 Q2는 채널폭/채널길이의 비를 공히 600/1.4로 하고, 상기 기생인덕턴스 LVCC및 LVSS의 값이 10ns, 출력단의 기생캐패시터 Co가 50pF, 전원간의 기생커플링캐패시터 Cc가 100pF인 경우에 상기 저항 Rc 및 Rs의 값 0, 10, 30, 50, 70Ω의 각각에 대한 출력잡음의 전위는 각각 0.6, 0.06, 0.02, 0.28, 0.33V로 됨을 컴퓨터시뮬레이션을 통하여 알 수 있다. 상기 저항들은 데이타출력버퍼가 형성된 영역의 상부에서 형성되는 폴리실리콘을 이용할 수 있기 때문에 데이타출력버퍼의 면적이 증가되지 않는다. 또한 상기 컴퓨터시뮬레이션을 통하여 얻은 바람직한 저항치를 상기한 폴리실리콘등에 불순물의 이온주입을 행하여 조절할 수 있으므로 제조하기가 어렵지 않음을 이 분야에서 통상의 지식을 가진 자라면 쉽게 이해할 수 있을 것이다.
전술한 바와 같이 본 발명은 데이타출력버퍼의 출력잡음을 억제하는데 있어서 저항소자만을 이용하여 간단하게 실시할 수 있는 잇점을 제공한다. 또한 면적의 증가없이 출력잡음을 억제할 수 있는 구성을 제시함으로써 제작의 편리함을 가진다.
Claims (2)
- 출력용의 풀엎 및 풀다운트랜지스터를 구비하고 전원전압과 접지전압사이의 커플링캐패시터가 기생하는 데이타출력버퍼에 있어서, 상기 커플링캐패시터의 양단에 각각 연결되고 상기 전원전압과 접지전압에 각각 연결되도록 형성된 저항소자를 구비함을 특징으로 하는 데이타출력버퍼.
- 제1항에 있어서, 상기 저항소자가 상기 데이타출력버퍼가 형성된 영역의 상부에 위치하는 폴리실리콘의 저항임을 특징으로 하는 데이타출력버퍼.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920005875A KR940008713B1 (ko) | 1992-04-09 | 1992-04-09 | 출력잡음이 감소된 데이타출력버퍼 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920005875A KR940008713B1 (ko) | 1992-04-09 | 1992-04-09 | 출력잡음이 감소된 데이타출력버퍼 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930022364A KR930022364A (ko) | 1993-11-24 |
| KR940008713B1 true KR940008713B1 (ko) | 1994-09-26 |
Family
ID=19331549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920005875A KR940008713B1 (ko) | 1992-04-09 | 1992-04-09 | 출력잡음이 감소된 데이타출력버퍼 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940008713B1 (ko) |
-
1992
- 1992-04-09 KR KR1019920005875A patent/KR940008713B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930022364A (ko) | 1993-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2996301B2 (ja) | 負荷及び時間適応電流供給ドライブ回路 | |
| US5017807A (en) | Output buffer having capacitive drive shunt for reduced noise | |
| US5604453A (en) | Circuit for reducing ground bounce | |
| US5656970A (en) | Method and structure for selectively coupling a resistive element, a bulk potential control circuit and a gate control circuit to an output driver circuit | |
| EP0533340A2 (en) | Output driver circuits | |
| EP0220856A2 (en) | Source follower CMOS input buffer | |
| JPS60134544A (ja) | バストランシーバー | |
| US5121000A (en) | Edge-rate feedback CMOS output buffer circuits | |
| US5313118A (en) | High-speed, low-noise, CMOS output driver | |
| US6492686B1 (en) | Integrated circuit having buffering circuitry with slew rate control | |
| JP2535082B2 (ja) | 双極性相補形金属酸化物半導体出力駆動回路 | |
| US5148056A (en) | Output buffer circuit | |
| JP2941579B2 (ja) | ２乗則クランプ回路 | |
| KR940008713B1 (ko) | 출력잡음이 감소된 데이타출력버퍼 | |
| US5406215A (en) | Open drain driver circuit which eliminates overshoot caused by parasitic capacitances | |
| EP0645890B1 (en) | BiCMOS logic circuit | |
| US5831457A (en) | Input buffer circuit immune to common mode power supply fluctuations | |
| EP1087528B1 (en) | Output circuit for semiconductor integrated circuit | |
| US5576639A (en) | BICMOS level shifter of a semiconductor integrated circuit and data output buffer using the same | |
| US6995431B2 (en) | System and method to reduce noise in a substrate | |
| JP2535081B2 (ja) | 出力駆動回路 | |
| JPH05102826A (ja) | 半導体集積回路装置 | |
| KR100443511B1 (ko) | 정전기 보호 회로 | |
| JP2586196B2 (ja) | 出力回路 | |
| KR950012028B1 (ko) | 저잡음 출력 구조를 가지는 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |