JPH01270103A - デジタルサーボ回路 - Google Patents
デジタルサーボ回路Info
- Publication number
- JPH01270103A JPH01270103A JP9977288A JP9977288A JPH01270103A JP H01270103 A JPH01270103 A JP H01270103A JP 9977288 A JP9977288 A JP 9977288A JP 9977288 A JP9977288 A JP 9977288A JP H01270103 A JPH01270103 A JP H01270103A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- cycle
- measured
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004364 calculation method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデジタルサーボ回路に関する。
この種のサーボ回路の従来例を第3図に示す。
周期計測回路302,303,304,305は、入力
端子群301の周期を各々計数し出力する。
端子群301の周期を各々計数し出力する。
比較回路306,307,308,309は、周期計測
回路302,303,304,305の出力とあらかじ
め設定した基準周期データと比較し結果を出力値生成回
路314,315,316゜317を通して出力する。
回路302,303,304,305の出力とあらかじ
め設定した基準周期データと比較し結果を出力値生成回
路314,315,316゜317を通して出力する。
上述した従来のサーボ回路は、各々の入力について周期
計測回路をもち、常に周期計測回路の示す値を基準値と
比較して誤差を出力する動作をする回路構成となってい
るので、常に多くの消費電流を必要とするという欠点が
ある。
計測回路をもち、常に周期計測回路の示す値を基準値と
比較して誤差を出力する動作をする回路構成となってい
るので、常に多くの消費電流を必要とするという欠点が
ある。
本発明のデジタルサーボ回路は、基準時間発生回路と、
該基準時間を被計測信号に同期して保持する時間保持回
路と、該保持回路出力をデータバスで接続する中央処理
装置(CPU)と、該中央処理装置(CPU)によって
制御可能なRAM及びROMと、前記中央処理装置(C
PU)の演算結果の誤差データを出力する出力回路を有
している。
該基準時間を被計測信号に同期して保持する時間保持回
路と、該保持回路出力をデータバスで接続する中央処理
装置(CPU)と、該中央処理装置(CPU)によって
制御可能なRAM及びROMと、前記中央処理装置(C
PU)の演算結果の誤差データを出力する出力回路を有
している。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の図、第2図は第1区の一実
施例における処理フローを示した図である。101は基
準時間発生回路で、入力端子群103から入力される信
号の周期を計測するための基準時間を発生する。基準時
間発生回路101は入力端子群103から入力される信
号には関係無く動作し続ける。102は時間保持回路で
、入力端子群103から入力される信号のエッヂに同期
して基準時間発生回路101の発生する基準時間を取り
込み保持する。保持した値はCPU 104からの要求
でデータバス107に出力する。104はCPUで、デ
ータバス107に接続されていてROMI O5,RA
MI 06の制御及びデータの演算をする。105はR
OMで、データバス107に接続されていてサーボの制
御の基準周期データを記憶している。106はRAMで
、データバス107に接続されていてCPU104が被
計測信号の周期を計測するための時間保持回路が一周期
前に保持していた時間データを記憶している。
施例における処理フローを示した図である。101は基
準時間発生回路で、入力端子群103から入力される信
号の周期を計測するための基準時間を発生する。基準時
間発生回路101は入力端子群103から入力される信
号には関係無く動作し続ける。102は時間保持回路で
、入力端子群103から入力される信号のエッヂに同期
して基準時間発生回路101の発生する基準時間を取り
込み保持する。保持した値はCPU 104からの要求
でデータバス107に出力する。104はCPUで、デ
ータバス107に接続されていてROMI O5,RA
MI 06の制御及びデータの演算をする。105はR
OMで、データバス107に接続されていてサーボの制
御の基準周期データを記憶している。106はRAMで
、データバス107に接続されていてCPU104が被
計測信号の周期を計測するための時間保持回路が一周期
前に保持していた時間データを記憶している。
108は出力回路で、データバス107に接続されてい
てCPU 104が出力する誤差データを出力端子群1
09に出力する。入力端子群103より周期被計測信号
が入力されると、時間保持回路102は基準時間発生回
路101がその時発生している時間データを取り込み保
持する。次にCPU104は時間保持回路102が保持
した時間データと、RAM106が記憶している被計測
信号の一周期前の時間データを比較して被計測信号の周
期を算出する。次にCPU104は算出した周期とRO
MI 05が記憶しているサーボの制御の基準周期デー
タを比較して被計測信号の周期の基準周期からの誤差を
算出する。この誤差は出力回路108によって出力端子
群109に出力される。時間保持回路102が保持して
いる時間データはRAM1’06に転送され記憶されて
サーボ回路の動作は終了する。このサーボ回路の動作は
、次に入力端子群103に信号が入力されるまでは基準
時間発生回路101のみが動作し、他の回路は動作しな
い。
てCPU 104が出力する誤差データを出力端子群1
09に出力する。入力端子群103より周期被計測信号
が入力されると、時間保持回路102は基準時間発生回
路101がその時発生している時間データを取り込み保
持する。次にCPU104は時間保持回路102が保持
した時間データと、RAM106が記憶している被計測
信号の一周期前の時間データを比較して被計測信号の周
期を算出する。次にCPU104は算出した周期とRO
MI 05が記憶しているサーボの制御の基準周期デー
タを比較して被計測信号の周期の基準周期からの誤差を
算出する。この誤差は出力回路108によって出力端子
群109に出力される。時間保持回路102が保持して
いる時間データはRAM1’06に転送され記憶されて
サーボ回路の動作は終了する。このサーボ回路の動作は
、次に入力端子群103に信号が入力されるまでは基準
時間発生回路101のみが動作し、他の回路は動作しな
い。
以上説明したように本発明は、入力端子に入力される信
号のエッヂから次のエッヂまでの期間には、基準時間発
生回路しか動作させないため、著しく低消費電流のサー
ボ回路を実現できる効果がある。
号のエッヂから次のエッヂまでの期間には、基準時間発
生回路しか動作させないため、著しく低消費電流のサー
ボ回路を実現できる効果がある。
第1図は本発明のデジタルサーボ回路の一実施例を示す
図、第2図は第1図の一実施例における処理フローを示
す図、第3図はデジタルサーボ回路の従来例を示す図で
ある。 101・・・・・・基準時間発生回路、102・・印・
時間保持回路、103,301・・・・・・入力端子群
、104・・・・・・CPU、105・・・・・・RO
M、106・旧・・RAM、107・・・・・・データ
バス、108・・・・・・出力回路、109.318・
・・・・・出力端子群、302,303゜304.30
5・・・・・・周期計測回路、306,307゜308
.309・・・・・・比較回路、310,311゜31
2.313・・・・・・基準周期データ記憶回路、31
4.315,316,317・・・・・・出力値生成回
路。 代理人 弁理士 内 原 音 石1図 jρ2
図、第2図は第1図の一実施例における処理フローを示
す図、第3図はデジタルサーボ回路の従来例を示す図で
ある。 101・・・・・・基準時間発生回路、102・・印・
時間保持回路、103,301・・・・・・入力端子群
、104・・・・・・CPU、105・・・・・・RO
M、106・旧・・RAM、107・・・・・・データ
バス、108・・・・・・出力回路、109.318・
・・・・・出力端子群、302,303゜304.30
5・・・・・・周期計測回路、306,307゜308
.309・・・・・・比較回路、310,311゜31
2.313・・・・・・基準周期データ記憶回路、31
4.315,316,317・・・・・・出力値生成回
路。 代理人 弁理士 内 原 音 石1図 jρ2
Claims (1)
- デジタルサーボ回路において、基準時間発生回路と、
該基準時間を被計測信号に同期して保持する時間保持回
路と、該保持回路出力をデータバスで接続する中央処理
装置と、該中央処理装置によって制御可能なRAM及び
ROMと、前記中央処理装置の演算結果の誤差データを
出力する出力回路を以って構成するデジタルサーボ回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9977288A JPH01270103A (ja) | 1988-04-21 | 1988-04-21 | デジタルサーボ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9977288A JPH01270103A (ja) | 1988-04-21 | 1988-04-21 | デジタルサーボ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01270103A true JPH01270103A (ja) | 1989-10-27 |
Family
ID=14256257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9977288A Pending JPH01270103A (ja) | 1988-04-21 | 1988-04-21 | デジタルサーボ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01270103A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53128238A (en) * | 1977-04-15 | 1978-11-09 | Toshiba Corp | Velocity test system |
JPS62157528A (ja) * | 1985-12-28 | 1987-07-13 | Omron Tateisi Electronics Co | 高速検査用コントロ−ラ |
-
1988
- 1988-04-21 JP JP9977288A patent/JPH01270103A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53128238A (en) * | 1977-04-15 | 1978-11-09 | Toshiba Corp | Velocity test system |
JPS62157528A (ja) * | 1985-12-28 | 1987-07-13 | Omron Tateisi Electronics Co | 高速検査用コントロ−ラ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01270103A (ja) | デジタルサーボ回路 | |
KR100241952B1 (ko) | 마이크로프로세서 카운터/타이머 매크로 셀을 트리거하기 위해 신호원을 선택하는 방법 및 시스템 | |
JPH01163614A (ja) | センサ信号処理方法 | |
JP2002055128A (ja) | 交流信号測定器 | |
JPH0271190A (ja) | 計算機システムの時間校正方式 | |
JPS6414832A (en) | Electrode consumption rate measuring device for power breaker | |
JPH04225250A (ja) | 温度測定装置 | |
SU1229600A1 (ru) | Устройство дл измерени температуры | |
JPS6047918A (ja) | 発電プラントの監視制御システム | |
JPS6061816A (ja) | 電源制御回路方式 | |
RU4947884A (ru) | Способ построения энергетической модели дугового разряда и устройство для его осуществления | |
SU1562864A1 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
JPH06314169A (ja) | A/d変換処理方式 | |
JPH06346901A (ja) | 電空変換器 | |
JPH04105422A (ja) | パルスカウンタ | |
JPS62192667A (ja) | 自動計測装置 | |
JPS6124324A (ja) | デイジタルタイマの点検回路 | |
JPS60210772A (ja) | 電気諸量検出処理装置 | |
JPH0712861A (ja) | パルス周波数測定方法及び装置 | |
JPS5837795A (ja) | 測定装置 | |
JPH05240886A (ja) | 電圧変動試験確認方式 | |
JPH01271809A (ja) | 制御パルス信号の入力異常検出装置 | |
JPS6166912A (ja) | 位置検出誤差補正装置 | |
JPS6068167A (ja) | ア−ク溶接用直流電源装置 | |
JPH03106294A (ja) | 遠方監視制御装置 |