JPS60210772A

JPS60210772A - 電気諸量検出処理装置

Info

Publication number: JPS60210772A
Application number: JP6676984A
Authority: JP
Inventors: Haruo Sakurai; 治夫櫻井; Daisuke Umeno; 梅野　大介; Ryosuke Taniguchi; 良輔谷口
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1984-04-05
Filing date: 1984-04-05
Publication date: 1985-10-23
Anticipated expiration: 2010-03-15
Also published as: JPH0723899B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、有効電力、無効電力、力率等の電気諸量検
出処理装置に係わるものであり、特許、例えば商用電力
の周波数のｌサイクル分の前半部分においてサンプル・
レートを高めて多くのサンプル点を設定して、当該商用
電力に関する相関電圧、相電流等の所要のデータを取込
み、後半部分における所定の時間内にマイクロプロセッ
サ等のディジタル・データ・プ四セッサを用いて必要な
演算を行なうことＫより、前述された電気諸量について
の検出処理が迅速、的確になされることのできる電気諸
量検出処理装置に関するものである。

〔従来技術〕

従来、この種の装置としては、入力される電圧、電流等
のアナログ入力について必要な演算を施す部分としては
例えばアナログ掛算器の如きアナログ演算が用いられる
ことが通常である。ところが、この種のアナログ演算器
は精度を期待することができず、また、温度変化等の周
囲環境の影響を受け易いという問題点がある。また、従
来のこの種の装置はサンプル・レートが例えばｌＳ回／
秒程度と極めて低いものが多く、このためにも精度向上
はできず、更には、ウオームアツプのために多大の時間
を要する等の問題点もあるものである。

〔発明の概要〕

この発明は、従来のこの種の装置における上述された諸
種の問題点を解決するためになされたもノテあって、演
算に要する入力のサンプル・レートを高く設定すること
が可能であり、データ処理がディジタル的になされ、温
度変化等の外的な環境変化による影響を受けることがな
く、高精度の電力諸量が迅速にえられるようにされた電
力諸量検出処理装置を提供することをその目的とするも
のである。

以下、この発明の実施例を添附図面に即して説明する。

〔発明の実施例〕

第１図は、この発明の電力諸量検出処理装置の実施例を
示すプ覧ツク図である。この第１図において、ｌはアナ
ログマルチプレクサであって、その入力側のり−ドｍｔ
ｏｔないしｔ０コには、発電機（図示されない）側の相
関電圧ＶＲ８，ｖ８Ｔ。

ＶＴＲ，相電流工Ｒ，Ｉ８．ＩＴ、界磁電流Ｆ工　、系
統（図示されない）側の電圧・周波数信号８ｖＲ８が夫
々に印加される。なお、第１図では２本のリード線のみ
が示されているけれども、アナ目グマルチプレクサｌに
は、入力される信号数に対応した本数の入力用リード線
が設けられているものである。コはＡ　／　Ｄ　：ｌｒ
ンバータであっ【、アナログマルチプレクサｌからリー
ド線ｉｏＪを介して順次に印加される発電機側および系
統側の前述されたような電圧、電流信号を所定の順番で
逐次的に受入れて、夫々の信号毎にＡ／Ｄ変換操作を行
なうものである。３はカウンタであって、尚初はリセッ
ト状態にあり、Ａ　／　Ｄコンパ−タコからリード線１
０！？に完了信号が出力される毎に、これを計数し、リ
ード線１０１ないし１０コから最終入力がＡ／Ｄコンバ
ーターに印加され、変換されたことを示す完了信号の出
力を計数することによってリセット状態に戻るようにさ
れるものである。ｑは第１の０点検出部であって、これ
は、発電機側の所要の電圧、電流信号、例えばアナログ
マルチプレクサｌの入力リード線１０１に印加されてい
る相関電圧ｖＲ８が分岐して印加されるものである。そ
して、この相間電圧は正弦波交流であり、第１の０点検
出部グは、この正弦波交流の０点を検出し、癲該検出毎
に例えば＋ｔＶとθＶとの間で変化するような矩形波信
号が出力するようにされている。３は第一の０点検出部
であり、これは、アナログマルチプレクサｌの入力リー
ド線１０コに印加されている系統側の信号８ＶＲ８が分
岐して印加され、前記第１の０点検出部ダと同様な操作
がなされる。６はアナログ入力制御回路であって、後述
される第１のマイクはプロセッサｔからの起動信号Ｐ。

の印加にしたがって起動されるものである。このように
して起動されたアナログ入力制御回路６は、最初のＡ　
／　Ｄ変換指令信号をリード線／θ基を介してＡ　／　
Ｄコンバータ２に印加する。

これに応じて、Ａ／Ｄコンパ−タコは、あらかじめリー
ド線ｌθ３を介して印加されている発電機側の相関電圧
信号ＶＲ８のアナログ量をデジタル量に変換する。そし
て、この変換が完了すると、Ａ　／　Ｄコンパ−タコか
ら完了信号が出力され、リード線１０１を介してアナロ
グ入力制御回路Ａ＃ＩＣ印加される。これに応じて、ア
ナログ入力制御回路６からは次に続＜Ａ／Ｄ変換指令信
号がリード８１０４を介してＡ　／　Ｄ　：２ンバータ
コに印加される。かくして、前述された電圧、電流信号
ＶＲ８ないし８ＶＲ８は、Ａ　／　ｏコンパ−タコによ
ってＡ／Ｄ変換されて、リード線１０’／を介し、第１
゜第一のマイク四プロセッサ９，１０に対してシリアル
入力８Ｉとして印加されることになる。７はＰＬＬ　で
あって、第１の０点検出部ダから出力される矩形波信号
に基づく周波数信号ｆ７がリード線ｔｏｙおよびｌθり
を介して入力され、所定倍（例えば２４１倍）された周
波数信号ｆＪが出力される。そして、この周波数信号ｒ
ＪＵ第１．第一のマイクロプロセツサ９，１０Ｋ対して
ｌサイクルの前半サイクル分（例えば６グ回）だけ割込
信号ＩＮＴ　として夫々に印加されると共に分局口％ｆ
ｆを介してＰＬＬ　ｔ”−の別異の周波数信号ｆ／／　
とされる。いま、前記周波数信号で、がなんらかの原因
で変動を生じると、分周回路ｔを経由してフィードバッ
クされた前記別異の周波数信号ｆ／／　との間に位相差
を生じることとなり、これをなくすためにＰＬＬ？の出
力周期が変化し、ｆ、の位相とｆｆ、の位相とが一致し
たときに前記ＰＬＬ　７の出力ｆ、（＝ｉ２ｔｆ、）が
安定する。例えば、前記変動によりｆ７が増加したもの
とすると、その時点ではＰＬＬ　７の出力には変化がな
いためにＡ′／　よりも進むこととなり、ｆ／／との間
に位相差を生じる。そのため、ＰＬＬ　？の出力ｆ、の
周期が短くなって、ｆｆを進めるようにされ、ｆ、と１
／、との間での位相差がなくなった時点で前記出力ｆＪ
は安定にされる。前記分周回路ｔは、ＰＬＬ　’ｌに対
して並列に接続されている。

また、ＰＩ、Ｌ　７の出力段に接続されているゲートＡ
は、とのＰＬＬ　７かもの出力である周波数信号ｆ、と
、第１の０点検出部ダからの矩形波信号（周波数信号）
ｆｆとのアンドをとるためのものであって、これにより
、ｆ、の牛周期分の期間だけ、後述される第１．第一の
マイクロプロセッサ９．ｔＯに対して前記ｆユを印加す
るようにされる。９．ｌＯは第１、第一のマイクロプロ
セッサである。先ず、第ｔのマイク四グ四セツサタにつ
いてみると、ＰＬＬ７からの割込信号ＩＮＴが印加され
ると、これに応じて、起動信号Ｐ。がアナログ入力制御
回路基に印加される。８工が印加されて、Σｘｉ、ΣＸ
＝、・・・ΣＸ：の演算処理がなされる。こメに、Ｉ、
は相間電圧ＶＲ８についてＡ／Ｄ変換された値、Ｘ、は
ＶＳＴ　について同様にして処理された値であり、以下
同様な対応がとられるものであり、Ｘｚは５ＶＲ８に対
応した値である。また、Ｐ７は、図示されていない上位
コンピュータとの接続部である。一方、第一のマイクは
プロセッサ１０は、前述のシリアル人力８工を受入れて
、Σ有効電力、Σ無効電カッ演算をするものである。第
１．第一のマイクロプロセッサ１．１０の双方において
、ＢＣＫはデータ取込みのタイミングのためのクロック
入力部、ＣＬＫはマイクロプロセッサ自体についてのタ
イミング制御のためのクロック入力部、Ｄは並列データ
入出力部（ｔビット）、そして、ＣＢは負論理のチップ
・セレクト論理入力部であるａ、　／　／はクロック・
ゼネレータであって、これから発生されるクロック信号
は、第１１ｊｇ−のマイクロプロセッサ？、／θに対す
るデータ取込みのためのクロック入力部ｓｅｘへの、例
えば２Ｍ　ｋのクロック信号、第１．第２のマイクロプ
ロセッサタ、ｔＯのタイミング制御のためのり四ツク入
力部ＣＬＫへの、例えばｇＭＨｚのり四ツク信号、発電
機の起動時に発電機側周波数検知部ｔ７Ｊｌｃ加えられ
る。

例えばｔＫｈのクロック信号、定常状態に達してから、
発電機側周波数検知部１１、系統側周波数検知部ｉｔ、
内部相差角検知部１９および系統−発電機間位相差検知
部λθに対して並列的に加えられる、例えばｔｏｏＫＨ
ｚのクロック信号等である。

ｌコはパリティ・ゼネレータであって、データ・バッフ
ァ１３内のデータに対応するパリティ発生がなされる。

／ｌは一致・セレクト部であって、上位コンビ二一タか
らのメモリ・リード・コマンドＭＲＤＣにしたがって、
第１．第一のマイクロプロセッサ９，１０、および、各
種の検知部ｉ？。

ｉｔ、／ｆ、−〇のいずれを選択するかを決定し、チッ
プ・セレクト信号を、選択すべきもののチップ・セレク
ト論理入力部丁Ｉに印加し、また、データ・バス／／コ
上に所望のデータが出されていることを、上位コンピュ
ータに対してＸＡＣＫ信号によって告知するものである
。１５はアドレス・バッファであつ℃、上位コンピュー
タからのアドレス情報ＡＤＨおよびアドレス・パリティ
ＡＰＡＲを取込むものであり、また、１６はパリティ・
チェッカであって、これによりパス・バリディ・エラー
ＢＰｇＲが送出される。また、リード線１１弘には、発
電機の回転数に対応するパルスがキーフエーザ信号ＫＰ
として入力され、この信号ＫＰは発電機側周波数検知部
１７および内部相差角検知部１９に印加される。

なお、第１の０点検出部りは内部相差角検知部ｌ９に接
続されている。そして、前記第１の０点検出部ダはリー
ド線１０／を介して印加される発電機側の正弦波交流の
相関電圧信号ＶＲ８を矩形波信号に変換して前記内部相
差角検知部１９に加えるものである。前記内部相差角検
知部１９はリード線ｔｔｌｌを介して加えられるキーフ
エーザＫＰの入力によって起動をかけられて、クロック
・ゼネレータ／／からリード線／／ｇを介して印加され
るｔｏｏＫＨｚのクロック・パルスのカウントを開始し
、前記第１の０点検出部グからの矩形波信号の立上りを
検知することによって中止される。前記内部相差角検知
部ｌ？は、前記キーフエーザＫＰの入力から前記矩形波
信号の入力（即ち、発電機側の正弦波交流の相関電圧信
号ＶＲＢの入力）までの時間的なおくれをモニタするた
めのものであって、所要のカウンタ、ラッチ、ゲート手
段によって構成されるものである。

また、第一の０点検出部Ｓは系統側周波数検知部ｔｇに
接続されている。そして、前記第一の０点検出部！はリ
ードＷＡＩＯコを介して印加される系統側の正弦波交流
電圧・周波数信号５ＶＨ８を矩形波信号に変換し、その
所定の半周期的にクロック−ゼネレータ／／からリード
線ｔｉｇを介して印加される１００ＫＨｚのクロック・
パルスをカウントするものである。前記系統側周波数検
知部１ｇは、前記クロック・パルスを受入れるための所
要のゲート、ラッチ、カウンタ、カウンタ、カウンタ・
リセット手段等から構成されている。

次に、前記第一の０点検出部Ｓは系統−発電機間位相差
検知部コＯとも接続されている。この検知部コＯは系統
側の８ＶＲ８と発電機側のＶＢ２との間の位相差をモニ
タするためのものであって、これは、系統側の８ＶＲ８
に基づく第一の０点検出部Ｓからの矩形波信号によりカ
ウンタが起動されて、リード線／／ｇからの１００ＫＨ
ｚのクロック・パルスのカウントを行い、発電機側のＶ
Ｂ２に基づく第１の０点検出部亭からの矩形波信号の立
上りによりカウント動作が中止されるものである。

そして、この系統−発電機関位相差検知部、２０は、内
部相差角検知部／ｆと同様な諸手段によって構成されて
いる。

更に、発電機側周波数検知部１７は、リード線１１４ｔ
を介して印加されるキーフエーザＫＰの入力で起動され
て、リード線ｌｌｔ上の１００ＫＦ１ｚのクロック・パ
ルスのカウントを開始し、その次のキーフエーザＫＰの
入力によりそのカウント数を別に設けたレジスタに移す
とともに前記カウンタなリセットし、改めてそれ以降の
クロック・パルスのカウントを再開するものである。こ
のようにして、前記検知部１７によって発電機側の周波
数測定がなされる。

上述された構成の装置の動作について以下に説明する。

先ず、発電機が起動されて、次第にその回転数が増大す
る。この回転数が低い状態にあるときには、この状態は
発電機側周波数検知部１７によって監視されている。即
ち、このとき、発電機側周波数検知部１７にはクロック
・ゼネレータｌｌからの低周波数の、例えば／ＫＨｚの
クロック信号と、その時の発電機の回転数に対応するパ
ルス信号であるキーフエーザ信号ＫＰとが、前者はリー
ド線／／１を介して、また、後者はリード線／／ｌＩを
介して夫々に印加されて、当該発電機の初期回転数がチ
ェックされる。

次いで、発電機の回転数が一定の回転数以上、例えば３
０Ｈｚ以上になると、発電機側周波数検知部１７に対す
るクロック・ゼネレータ／／からのり買ツク信号は、高
周波数、例えば１００Ｋｈのものに切換えられ、これは
リード線１１ｇを介して印加される。一方、ＰＬＬ　７
には、第１の０点検出部参によって検出された発電機側
の相間電圧ＶＨ８に基づく周波数信号ｆ７がリード線ｔ
０９を介して印加されており、それの所定倍（例えばＡ
１ｇ倍）された周波数信号ｆユが出力されて、ｌサイク
ルの前半（例えばＡ１１回）だけ第１．第一のマイクロ
プロセッサ９．！ＯＫ対する割込み信号ＩＮＴとして印
加される。即ち、ＰＬＬ　７の出力である周波数信号ｆ
、と前記相関電圧ＶＲ８０周期の前半部とのアンドをと
り、その出力が第１．第一のマイクロプロセッサ９．ｌ
Ｏに対する割込み信号ＩＮＴとして入力されることにな
る。したがって、ＰＬＬ７の出力ｆＪが先に例示された
ようにｆＪ＝　ｔコＩｆ。

であるとすれば、前記所定の期間内に６ダ回だけ割込み
信号ＩＮＴが入力されることとなる。そして、１回の割
込み時に、リード線ｔ　ｏ　ｔ　１１いし１０コから入
力されてデジタル化された３種類のデータが入力される
ことから、前記所定の期間にはｔＸ４１１＝Ａ；／−個
のデータが入力されることになる。そして、第１のマイ
クロプロセッサ９に対する割込み信号ＩＮＴの印加に応
じて、アナログ入力制御回路乙に対する起動信号Ｐ、が
発生し、印加される。これに応じて、アナログ入力制御
回路６からは、Ａ／Ｄ変換指令信号がリード線１０４を
介してＡ／Ｄコンパ−タコに印加され、既にアナログマ
ルチプレクサｌを経由し、リード線ｌθ３を介して前８
６　Ａ　／　Ｄコンバータλに印加されている発電機ま
たは系統側の電圧、電流信号についてのＡ／Ｄ変換操作
が開始される。そして、Ａ／Ｄ変換操作が完了する毎に
、このＡ　／　Ｄコンパ−タコから完了信号が出され、
リード線１０１を介してアナログ入力制御回路乙に印加
される。これに応じて、アナログ入力制御回路６からは
次に続くＡ　／　Ｄ変換指令信号がリード線１０６を介
してＡ／Ｄコンバーターに印加される。かくして、前記
の電圧、電流信号ＶＲ８ないし８ＶＲ８は、Ａ　／　ｐ
コンパ−タコによってＡ／Ｄ変換されてブリード線ｔｏ
７を介し、第１．第一のマイクロプロセラサブ、ｌＯに
対してシリアル人力ＳＩとして印加される。なお、カウ
ンタ３は、当初はリセット状態にあり、Ａ／Ｄコンパ−
タコからリード線ｌＯ５に完了信号が出力される毎に、
これを計数し、最終入力（この例では、８ＶＲ８）がＡ
／Ｄコンバーターに印加されたことを示す完了信号の出
力を計数することによってリセット状態に戻るようにさ
れている。このよう忙して、第１．第一のマイクロプロ
セッサ９・、１０Ｖｃは前記１種の電圧、電流信号のＡ
　／　Ｄ変換されたものがデータとして順次化取込まれ
る。そして、第１．第一のマイクロプロセッサ１．１０
においては、これら３種のデータは前述されたような所
定の演算が概略的には次のように施される。電圧、電流
については、を種類、６ダ回分のデータを夫々に二乗じ
て種類毎に加算した結果の平方根をめ、更にこれを４４
４で除算したものが最終的にめられる実効値であるが、
この中で、第１のマイクロプロセッサ９は夫々に一乗じ
て、種類毎に加算する操作をされる。

また、有効電力Ｐ、無効電力Ｑについては、第一のマイ
クロプロセッサ１０によって、Ｐ　＝　ＩＲ−ＶＲ８＋ＩＴ−ＶＴＳ　。

Ｑ　＝　−（（ＶＢ２−　ＩＲ−ＶＴＳ−ＩＴ）＋λ（
ＶＢ２−　ＩＴ−ＶＴＳ・ＩＲ）　）Ｔなる計算を夫々の割込時にその時点での夫々のデータに
基づいて行ない、その結果を６１７回分加算してから、
それを６ダで除算することにより最終結果が得られる。

前記第一のマイクロプロセッサｌＯでは加算操作までが
行われる。即ち、前者においては、Σｘｉ、Σｘ二・・
・Σｘｌの演算がなされ、後者においては、Σ有効電力
、Σ無効電力の演算がなされる。このような演算操作は
、対象となる商用電力のｌサイクルの前半部分において
多数回、例えば６グロにわたり、その都度Ａ／Ｄコンバ
ータスから印加される前記を種のデータについて行われ
、その結果を上位コンピュータに移すために、第１のマ
イクロプロセラサブの接続部Ｐ、より前記の上位コンピ
ュータに対する割込み信号ＩＴが発生される。１位コン
ピュータは、これを受けてアドレス・バッファｔｋｌｔ
ｃ所定のアドレスを設定し、パリティ・チェッカｌ乙に
より当該アドレスの正当性をチェックする。このアドレ
ス情報は一致・セレクト部／＋でチェックされて、第１
．第一のマイクロプロセッサ９，１０のいずれかが選択
される。例えば、第１のマイクロプロセラサブが選択さ
れるときには、そのマイク四プロセッサデのチップ・セ
レクト論理入力部ＣＰがオンにされて、その並列データ
入出力部りから、演算結果としてのデータが、データ・
バス／／：Ｉを介してデータ・バッファ１３に印加され
、そのデータに対応してパリティ・ゼネレータタコで発
生されたパリティと共に上位コンピュータに送られる。

第一のマイクロプロセッサＩＯで得られた演算結果とし
てのデータも、同様にして上位コンピュータに送られる
こととなる。また、各種の検知部１７ないし一〇におけ
るデータも必要に応じて上位コンピュータに移される。

上記第ｔ、第一のマイクｐ７′μセッサ９，１０内での
電気諸量の演算操作は、それ自体は知られている３相交
流電圧、電流のｄ、ｑ変換理論に基づいて行われるもの
である。さらに、これら電気諸量の演算結果は、上位コ
ンピュータによって表示用ならびに制御用データ忙変換
されるべく所要の演算が施される。このような演算操作
は、対象となる商用電力のｌサイクルの後半部分に含ま
れる適轟な時間内に行うことができる。

そして、この演算結果に基づいて、電気諸量の各々の表
示ならびに発電機と系統との間の周波数調整その他の必
要な措置がとられる。

〔発明の効果〕

以上説明したよう忙、この発明によれば、演算のための
データを取込むサンプル・レートが高く設定され、当該
演算はマイクロプロセッサを用いてディジタル的に処理
されることとなり、高精度の電気諸量が迅速にえられる
ものである。なお、データの取込みは対象の商用電力の
半サイクル分に限るものではなく、例えば、ｌサイクル
についてはデータを完全に取込み、それに続く半サイク
ルにおいて演算をすることによっても、その迅速性を損
うことなしに、より高精度の電気諸量を得ることができ
る。

ナオ、この発明の実施例においては、Ａ／Ｄコンバレー
タコを１個用いた場合が示されているけれども、これを
２個用いることも可能であり、このようにすればデータ
処理の速度および精度を更に向上させることができる。

【図面の簡単な説明】

図は、この発明の実施例装置を示すブロック図である。ｌ・・アナログ寸ルテプレクサ、コ・・Ａ　／　Ｄコン
バータ、６・・アナ四グ入力制御回路、７・・ＰＬＬ回
路、り、１０・・舘ｌ、第一のマイクロプロセッサ。特許庁長官殿１．事件の表示昭和！を年特許願第　６６７１，９−、；４　補正の内
容（１）　本願特許請求の範囲を別紙のとおり補正する。（り）　明細書をつぎのとおり訂正する。「特許請求の範囲３相交流の電気諸量を受入れるアナログマルチプレクサ
と、前記電気諸量を順次に受入れるＡ／Ｄ　コンバータ
と、　Ａ／Ｄ　変換された前記電気諸量について演算す
るマイクロプロセッサと、前記ｆイクロプロセッサによ
って起動されて前記Ａ／Ｄ　コンバータへの前記電気諸
量の取込みならびにＡ／Ｄ　変換操作を支配するアナロ
グ入力制御回路と、発電機の周波数変化に従って所定の
等間パルス　号を発　させるＰＬＬ回路゛ゝとを含み、
前記マイクロプロセッサは、前記ＰＬＬ回路からｌサイ
クル中に複数個のサンプルレートなもって割込み信号を
受入れて、前記アナログ入力制御回路を起動させ、前記
電気諸量を所定の順序で逐次にＡ／Ｄ　コンバータに印
加してＡ／Ｄ　変換操作を施し、Ａ／Ｄ変換された前記
電気諸量が前記マイクロプロセッサに供給されて所要の
演算操作がｄ、ｑ変換理論に基づいて施されるようにし
たことを特徴とする電気諸量検出処理装置。」

Claims

【特許請求の範囲】

３相交流の電気諸量を受入れるアナログマルチプレクサ
と、前記電気諸量を順次に受入れるＡ／Ｄコンバータと
、Ａ／Ｄ変換された前記電気諸量について演算するマイ
クロプロセッサと、前記マイクロプロセッサによって起
動されて前記Ａ／Ｄコンバータへの前記電気諸量の取込
みなぢびに〜勺変換操作を支配するアナ算グ入力制御回
路と、発電機一系統の運転が定常状態に入ったことを示
すＰＬＬ　回路とを含み、前記マイクロプロセッサは、
前記ＰＬＬ回路からｌサイクル中に複数個のサンプルレ
ートなもって割込み信号を受入れて、前記アナログ入力
制御回路を起動させ、前記電気諸量を所定の順序で逐次
にＡ　／　ｐコンバータに印加してＡ　／　Ｄ変換操作
を施し、Ａ　／　Ｄ変換された前記れるようにしたこと
を特徴とする電気諸量検出処理装置。