JPH01264412A - エッジ検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 エツジ検出回路に関し、 少なくとも一方の論理レベルが非同期で変化する２つの
入力信号を受けるエツジ検出回路を、小さな回路規模で
かつ応答性よく実現することを目的とし、 第１の入力信号のエツジに応答して内部の論理状態を変
化させ、該論理状態を所定の第１の解除指令が入力され
るまで保持するとともに、保持された論理状態に応じた
第１の状態信号を出力する第１の保持手段と、該第１の
状態信号を所定の時間遅らせた後、第１の解除指令とし
て出力する第１の指令手段と、第２の入力信号のエツジ
に応答して内部の論理状態を変化させ、該論理状態を所
定の第２の解除指令が人力されるまで保持するとともに
、保持された論理状態に応じた第２の状態信号を出力す
る第２の保持手段と、通常は第２の状態信号を通過させ
、前記第１の状態信号が出力されている間該第２の状態
信号の通過を禁止する禁止手段と、該禁止手段を通過し
た第２の状態信号を所定の時間遅らせた後、第２の解除
指令として出力する第２の指令手段と、前記第１の状態
信号を受けて内部の論理状態を変化させ、該論理状態を
禁止手段を通過した第２の状態信号を受けるまで保持す
るとともに、該論理状態に応じた出力信号を出力する第
３の保持手段と、を備えて構成している。

〔産業上の利用分野〕

本発明は、エツジ検出回路に関し、特に、一方の論理レ
ベルが非同期で変化する２つの信号を受けるエツジ検出
回路に関する。

一般に、複数の電子装置間における信号の授受は、多く
の場合クロック信号を共通にして同期が取られているが
、中には非同期でやり取りされるものもある。−例とし
て、装置Ａから装置Ｂに制御信号Ｃａが送出されると装
置Ｂの機能が切り換えられ、また、装置Ｃから装置Ｂに
制御信号（非同期）Ｃｃが送出されると、装置Ｂの機能
が復帰されるようなシステムを考える。今、Ｃａが送出
された後、十分な経過時間でＣｃが送出されると、装置
Ｂの機能は、切り換え→復帰、と正常に動作する。

ところで、Ｃｃは非同期であるから、Ｃａとほぼ同時に
送出されることがあり得る。この場合、装置Ｂで機能が
切り換えられなかったり（Ｃａが受は取られなかった）
、あるいは切り換えられた後、復帰が行われなかったり
（Ｃｃが受は取られなかった）、する不具合が発生し、
システム誤動作の原因となる。

Ｃ従来の技術〕 従来のこの種の対策としては、例えば、サンプリングク
ロックを用いるものがある。このものでは、非同期信号
をサンプリングして同期を取っているので、前述の不具
合を解決することができる。

〔発明が解決しようとする課題〕

しかしながら、従来のこの種のものにあっては、■　タ
イミングクロックが必要、 ■　サンプリング回路が必要、 ■　タイミングクロックの周期が長い場合、制御信号と
実際の応答との間に不本意なずれが生じてしまう、 といった各種不具合がある。すなわち、■および■より
回路規模の面で、また、■より回路動作の応答性の面で
問題点があった。

本発明は、このような問題点に鑑みてなされたもので、
少なくとも一方の論理レベルが非同期で変化する２つの
入力信号を受けるエツジ検出回路を、小さな回路規模で
かつ応答性よく実現することを目的としている。

〔課題を解決するための手段〕

第１図は本発明のエツジ検出回路の原理ブロック図を示
す。

第１図において、第１の入力信号のエツジに応答して内
部の論理状態を変化させ、該論理状態を所定の第１の解
除指令が入力されるまで保持するとともに、保持された
論理状態に応じた第１の状態信号を出力する第１の保持
手段１と、該第１の状態信号を所定の時間遅らせた後、
第１の解除指令として出力する第１の指令手段２と、第
２の入力信号のエツジに応答して内部の論理状態を変化
させ、該論理状態を所定の第２の解除指令信号が入力さ
れるまで保持するとともに、保持された論理状態に応じ
た第２の状態信号を出力する第２の保持手段３と、通常
は第２の状態信号を通過させ、前記第１の状態信号が出
力されている間該第２の状態信号の通過を禁止する禁止
手段４と、該禁止手段４を通過した第２の状態信号を所
定の時間遅らせた後、第２の解除指令として出力する第
２の指令手段５と、前記第１の状態信号を受けて内部の
論理状態を変化させ、該論理状態を禁止手段４を通過し
た第２の状態信号を受けるまで保持するとともに、該論
理状態に応じた出力信号を出力する第３の保持手段６と
、を備えて構成している。

〔作　用〕

本発明では、第１の入力信号の論理レベルが変化してか
ら、第１の解除指令が出力されるまでの間（以下、期間
Ａ）、第２の入力信号は第２の保持手段に保持され、こ
の間出力信号は第１の入力信号に応じた所定の論理レベ
ルで出力される。また、期間Ａが経過して第１の解除指
令が出力されると、出力信号は第２の入力信号に応じた
所定の論理レベルで出力される。すなわち、期間Ａ以内
では第２の人力信号が入力されても出力信号は変化しな
いとともに、この間第２の入力信号は第２の保持手段に
保持されているので、第１および第２の入力信号がほぼ
同時に入力された際の不具合を回避できる。したがって
、サンプリング回路等を要しないので、回路規模を小さ
くすることができ、また、サンプリングによる同期をと
らないので応答性の悪化を避けることができる。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第２．３図は本発明の一実施例を示す図である。

まず、構成を説明する。第２図において、１は第１の保
持手段、２は第１の指令手段、３は第２の保持手段、４
は禁止手段、５は第２の指令手段、６は第３の保持手段
、７はＮＡＮＤである。

第１の保持手段１は、２つのＮＡＮＤｌ　ａ、１ｂによ
り構成されたＳ−Ｒラッチを有し、Ｓ−Ｒラッチは、第
１の人力信号ＳＸｌが“Ｌ　Ｉ＋レベルで■入力に加え
られている初期状態において、第１の状態信号としての
ＸＱ、を“Ｈ”レベルにし、また、第１の解除指令信号
としてのＳＲ，が°Ｌ”レベルで■入力に加えられてい
る間にＳＲ，が立上ると、ＸＱ、を“′Ｌ゛レベルにす
る。ＮＡＮＤ７はＳＮ、＝”“Ｈ”の間、ＸＱ、をＸＱ
、’としてそのまま通過させる。第１の指令手段２は偶
数個のＩＮＶ２ａ〜２ｎを直列接続して構成され、ＸＱ
’をＩＮＶの接続数に応じた所定の遅延時間Ｔｄ、たけ
遅らせてＳＲ，とじて出力する。第２の保持手段３は２
つのＮＡＮＤ３　ａ、３　ｂでＳ−Ｒラッチを構成し、
Ｓ−Ｒラッチは１．第２の入力信号ＳＩｚが“Ｌ　１１
レベルで■入力に加えられている初期状態において、第
２の状態信号としてのＸ　Ｑ　ｚを“’Ｈ’”レベルに
し、また、第２の解除指令信号としてのＳＲ，が“Ｌ　
１１レベルで■入力に加えられている間に３１．が立上
るとＸＱ、を“Ｌ　Ｉ＋レベルにする。禁止手段４は５
Ｉ２＝“Ｈ″およびＸＱ、’　＝“Ｉ４゛の条件でＸＱ
ｚをそのままＸＱ、’として通過させ、仮にＸＱ１′＝
“Ｌ”のときには、ＸＱ、’を“’Ｈ”固定する。すな
わち、この場合ＸＱ２の通過が禁止される。第２の指令
手段５は偶数個のＩＮＶ５ａ〜５ｎを直列接続して構成
され、ＸＱ２′をＩＮＶの接続数に応じた所定の遅延時
間Ｔｄ、だけ遅らせてＳＲ，とじて出力する。第３の保
持手段６は２つのＮＡＮＤ６ａ、６ｂにより構成された
Ｓ−Ｒラッチを有し、Ｓ−Ｒラッチは■入力に加えられ
たＸＱ＋’の立上がりエツジで内部の論理状態を変化さ
せてＳＯ＝“Ｈ”を出力し、また、■入力に加えられた
ＸＱ、’の立下がりエツジで内部の論理状態を反転させ
てｓｏ＝　’“Ｌ”を出力する。

以下、第３図のタイミングチャートを参照しながら回路
動作を説明する。まず、２つの入力信号ずなわちＳＩ＋
　、Ｓｌｚの立上がりエツジが充分に時間差を持って入
力された場合の区間Ｘに注目する。Ｌｏにおいて、Ｓｌ
、の立上がりエツジでＸＱ、が°’　）ｉ　”→ＩＩ　
Ｌ　１１へと変化すると、ＸＱ、’も“Ｈ’”→“Ｌ“
へと変化し、第３の保持手段６がセットされてＳＯは“
Ｈ′“になる。

この間、ＸＱ＋’のＩ（°→“ｌ　Ｌ　ｌ′変化は、第
１の指令手段２内の各ＩＮＶを順次通過していき、所定
の遅延時間Ｔｄ、を経過したし、において、ＳＲ，の“
ＨＩＩ→“Ｌ　１１変化となって表れる。そして、この
ＳＲ，により第１の保持手段１がリセットされ、ＸＱ、
−“Ｈｏ“、したがって、ＸＱ、”−“°Ｈ”となり、
ＸＱ＋’はＳＩ、の立上がりエツジを起点とする幅Ｔｄ
、の負ゲートとなって生成される。

一方、ｔ２において、Ｓｌ、の立上がりエツジでＸＱ、
が１１　ＨＩＩ→“Ｌ”へと変化すると、このときＳｌ
、＝’“Ｈ＋＋　、Ｘ　Ｑ　、　ｌ　＝”“Ｈ＋＋なの
で、ＸＱ、”も°“Ｈ”→“′Ｌ”へと変化し、第３の
保持手段６がリセットされてＳＯは“Ｌ　＋＋になる。

この間、ＸＱ、’の“Ｈ”→“Ｌ”変化は第２の指令手
段５内の各ＩＮＶを順次通過していき、ｔｚから所定の
遅延時間Ｔｄ、を経過したも、において、ＳＲ，の“Ｈ
ＩＩ→“°Ｌ”変化となって表れる。そして、このＳＲ
，により第２の保持手段３がリセットされ、ＸＱ、＝“
Ｈｏ、したがって、ＸＱｚ　’　−’“ＩＩ”“となり
、ＸＱ２’　はＳｔ、の立上がりエツジを起点とする幅
Ｔｄ、の負ゲートとなって生成される。

次に、Ｓｌ、、Ｓｌ、の立上がりエツジが極めて接近し
て入力された場合の本発明のポイントとなる区間Ｙに注
目する。ｔ４〜ｔ６において、Ｓ１１が立上がると、Ｘ
Ｑ、’は上述の区間Ｘと同様に幅Ｔｄ、の負ゲートとな
って生成される。この幅Ｔｄ、内のｔ、においてＳｌ、
が立上がると、ＸＱ２の“Ｈ”→“Ｌ°′変化までは、
上述の区間Ｘと同様に行われるが、このり、においては
、ＸＱ　、　ｌ　＝　ｌ“Ｌ”なので禁止手段４の通過
が禁止されており、ＸＱ、’は“Ｉ１”に固定される。

そして、Ｔｄ、が経過したＬ６において、ＸＱ１′−“
Ｈ”になると同時に、禁止手段４の通過が許され、ＸＱ
ｚ’が“Ｈ”→“Ｌ　１１へと変化し、この変化からＴ
−ｄ、を経過したＬ７においてＸＱ、”は“Ｌ”→“Ｈ
”へと変化する。すなわち、Ｓ１１およびＳｔ、の立上
がりが極めて接近（Ｔｄ。

以内）しているような場合、ＳＩ２の立上がりに伴うＸ
Ｑ、’の負ゲート生成は、ＸＱ、’の負ゲート生成が完
了するまで待たされることとなり、ＸＱ、’およびＸＱ
２　’の負ゲートがオーバーランプすることはない。

このように本実施例では、第１の保持手段１および第２
の保持手段３の各々をＴｄ、、’ｒｃｔ２といった遅延
時間で自己復帰させるとともに、第１の保持手段工が自
己復帰されるまでは、第２の保持手段３の自己復帰をホ
ールドしている。したがって、ＳＩ、およびＳＩ２の立
上がりが極めて接近（Ｔｄ、以内）している場合、ＳＯ
はＳＩ、の立上がりタイミングであるＬ４においてセン
トされ、さらに、Ｓｌ、の立上がりタイミングからＴｄ
、以後のｔ６においてリセットされるから、Ｓｌ、　、
Ｓｌ、に従った正しい論理でかつ安定したＳＯを出力す
ることができる。また、本実施例では、サンプリング等
を必要としていないので、サンプリングクロックが不要
、したがって、回路規模を小さ（できる、といった効果
も得られる。さらに、本実施例では、Ｓ１１およびＳｌ
、がＴｄ１以上離れて入力された場合、ｓｏはｓＩＩお
よびＳｌ、にリアルタイムで応答し、また、Ｓｌ。

およびＳＩ２が接近してＴｄ、以内となった場合でも、
Ｔｄ、からその接近時間を差し引いたわずかな応答遅れ
しか発生しない。しがち、第１の指令手段２内のＩＮＶ
Ｏ数を適当に調整することで、この応答遅れをより少な
くすることもできる。したがって、サンプリングクロッ
クを用いるのに比して格段に応答性を改善することがで
きる。

〔発明の効果〕

本発明によれば、少なくとも一方の論理レベルが非同期
で変化する２つの入力信号を受けるエツジ検出回路を、
小さな回路規模でかつ応答性よく実現することができる
。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２．３図は本発明の一実施例を示す図であり、第２図
はその回路図、 第３図はその回路動作を説明するためのタイミングチャ
ートである。 １・・・・・・第１の保持手段、 ２・・・・・・第１の指令手段、 ３・・・・・・第２の保持手段、 ４・・・・・・禁止手段、 ５・・・・・・第２の指令手段、 ６・・・・・・第３の保持手段。

Claims (1)

1. 【特許請求の範囲】 第１の入力信号のエッジに応答して内部の論理状態を変
   化させ、該論理状態を所定の第１の解除指令が入力され
   るまで保持するとともに、保持された論理状態に応じた
   第１の状態信号を出力する第１の保持手段（１）と、 該第１の状態信号を所定の時間遅らせた後、第１の解除
   指令として出力する第１の指令手段（２）と、 第２の入力信号のエッジに応答して内部の論理状態を変
   化させ、該論理状態を所定の第２の解除指令が入力され
   るまで保持するとともに、保持された論理状態に応じた
   第２の状態信号を出力する第２の保持手段（３）と、 通常は第２の状態信号を通過させ、前記第１の状態信号
   が出力されている間該第２の状態信号の通過を禁止する
   禁止手段（４）と、 該禁止手段（４）を通過した第２の状態信号を所定の時
   間遅らせた後、第２の解除指令として出力する第２の指
   令手段（５）と、 前記第１の状態信号を受けて内部の論理状態を変化させ
   、該論理状態を禁止手段を通過した第２の状態信号を受
   けるまで保持するとともに、該論理状態に応じた出力信
   号を出力する第３の保持手段（６）と、 を備えたことを特徴とするエッジ検出回路。