JPH01256159A - リードフレームへの半田外装方法 - Google Patents

リードフレームへの半田外装方法

Info

Publication number
JPH01256159A
JPH01256159A JP63084357A JP8435788A JPH01256159A JP H01256159 A JPH01256159 A JP H01256159A JP 63084357 A JP63084357 A JP 63084357A JP 8435788 A JP8435788 A JP 8435788A JP H01256159 A JPH01256159 A JP H01256159A
Authority
JP
Japan
Prior art keywords
solder
lead frame
creamy
outer lead
printing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63084357A
Other languages
English (en)
Inventor
Tetsuya Hojo
徹也 北城
Motoi Kamiyama
上山 基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Plant Kogyo Kk
Original Assignee
Fuji Plant Kogyo Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Plant Kogyo Kk filed Critical Fuji Plant Kogyo Kk
Priority to JP63084357A priority Critical patent/JPH01256159A/ja
Publication of JPH01256159A publication Critical patent/JPH01256159A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Coating With Molten Metal (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の目的 〔産業上の利用分野〕 本発明は、IC,LSIまたはVLSI (以下単にI
Cという)用リードフレームの主としてアラターリ−・
ド部に、半田の外装処理を行う方法に関するものである
〔従来の技術〕
半導体パフケージ組立工程においては、ICリードフレ
ームの半田外装必要箇所即ち主としてアウターリード部
に半田を外装させている。これは後に半導体パッケージ
をプリント基板上のパターンヘマウントする半田後工程
を行う際、その後工程を効率的かつ精度よく行えるよう
にするためのものである。
この半田外装方法として従来、次ぎの方法が行われてい
る。その第1は半田メツキ法であり、これは電気メツキ
により半田のメツキ膜を形成するもので、薄く均一な膜
を得られる特徴がある。第2は浸漬法(デイツプ法)で
、これは半田溶液中に浸漬させて半田層を形成するもの
で、半導体組立ライン中へ組込みを目ざして提案された
ものである。さらに近時第3の方法として、2色部分メ
ツキ法がある。これはリードフレームに銀の部分メツキ
をする際、同一装置内でアウターリード部に半田の部分
メツキも施してしまうものである。
〔発明が解決しようとする課題〕
上記従来手段のうち半田メツキ法は、メツキ液中に含ま
れる光沢剤その他の有機物により、半田の漏れ性に問題
があるとともに、半田層自体の性能にも悪影響を及ばず
おそれがある。またこのメツキ法は、メツキ工程で生ず
る廃液・排気の公害処理設備が必要であるため、高いク
リーン度が要求される半導体組立工程とは異質な作業環
境であり、両者を1ライン中に組込むことができない。
そこで外部のメツキ専業者に外注したり、別棟にメツキ
工場を設けているが、それでは極めて高い均一性・高精
度が要求される半導体組立工程として、生産管理・品質
管理の完全性を期し難いという課題があった。
また浸漬法は、リードフレームのうち半田外装が必要な
主としてアウターリード部だけを半田溶液中に浸漬させ
るものである。そのためこの手段で処理可能なリードフ
レームには制約があり、アウターリード部が両側に突出
したDIPタイプの半導体バッ°ケージで、しかも連条
ではな(1個ずつにカッティング後、各アウターリード
部を直角状にベンディングされたものでないと浸漬処理
できない。同様の理由で、アウターリード部が4方向に
突き出て平面状のフラットタイプのものも処理不可能で
あり、この浸漬法は汎用性・生産性に欠ける方法と言わ
ざるを得ない。
しかもこの浸漬法は、付着する膜厚の調節が難しく、不
均一となったり必要以上に厚い膜厚となりがちである。
そのため半田膜がリード間にブリッジ状に付着して、プ
リント基板へマウンティング時にリードが装入用孔へ入
らぬこともあり、また半導体の高密度化に伴い微細化す
るリードフレームに対応することができない。さらに、
半田溶液の表面に浮遊する酸化膜がリードに付着して、
半田の濡れ性を害することがあるし、その上、230〜
250℃もの高温の半田溶液の雰囲気が、半導体の回路
に何らかの悪影響をもたらす可能性がある、という課題
もある。
さらに2色部分メツキ法は、高密度・微細パターンのリ
ードフレームでは、鎖中に半田が拡散・混入するマイグ
レーシコン(migration)や置換メツキによる
合金化、さらには半田メツキの剥がれによる回路のシコ
ート等が発生し易く、良品率の低下がある、等の課題が
生じている。
本発明はリードフレームへの上記従来技術の半田外装方
法が有する課題を解決しようとするものである。即ち本
発明の目的は、半田膜が薄く均一となり、高質・高純度
で濡れ性もよくなり、また密着不良や剥がれによるシロ
ートの発生もなくなり、さらにリードフレームがDIP
タイプやフラットタイプで連状のものにも容易に半田外
装処理でき、かつ無公害で面単な設備にて処理可能であ
って、半導体パフケージ組立ライン中に組み込んで、品
質の安定性と生産性・経・済性の向上を高められるよう
な、リードフレームへの半田外装方法を提供することに
ある。
発明の構成 〔課題を解決するための手段〕 本発明のリードフレームへの半田外装方法は、リードフ
レーム(1)のアウターリード部(2)に半田を外装す
る方法において、インナーリード部(3)とアイランド
部(4)に金または銀の部分メツキ(8)を施した後、
樹脂モールディング前に、アウターリード部(2)にク
リーム状半田を印刷により塗布してクリーム状半田膜(
5)を形成し、次いで予備加熱した後にリフローして、
アウターリード部(2)に金属半田層(6)を形成させ
、その後洗浄処理するようにしたものである。
上記構成において、本発明の半田外装処理は半導体組立
工場内で、リードフレーム(1)のインナーリード部(
3)とアイランド部(4)に金または銀の部分メツキ(
8)を施した後、半導体チップ(9)のボンディングや
樹脂モールディングの前に行うものである。
アウターリード部(2)へクリーム状半田を印刷で塗布
してクリーム状半田膜(5)を形成する際、リードフレ
ーム(1)の材質によっては、その前にフラックス(7
)を塗布しておくことが望ましい。即ち、リードフレー
ム(1)がCu系のものは半田が付き易いので、フラッ
クスの塗布は必ずしも必要ないが、Fe系のものではフ
ラックス(7)を塗布しておくのがよい。
アウターリード部(2)へクリーム状半田を印刷で塗布
するには、例えばスクリーン印刷法・パッドまたはロー
ラによる転写印刷法によって行うのがよい。その場合、
アウターリード部(2)の両面から印刷することが望ま
しく、各アウターリード部(2)の側端面にもクリーム
状半田が付着されるようにする。また仕上がり後の金属
半田層(6)の厚みの調節は、例えばクリーム状半田の
粘度の調整で行い、特にスクリーン法では乳剤厚の加減
で行えばよい。
予備加熱は、例えば後記リフローと同じく遠赤外線・ホ
ットエアー・気化潜熱等により行えばよいが、その加熱
温度は100〜180℃程度が望ましい。
リフローは、上記の如く遠赤外線・ホットエアー・気化
潜熱(VPS法)等により行うのがよく、その際の加熱
温度は210〜220℃程度とするのがよい。
リフロー後の洗浄処理は、フラックス(7)を塗布した
場合に・は有機溶剤やアルコール系の洗浄剤を用いるの
がよい。またリフローを気化潜熱で行った場合には、純
水だけによる洗浄でもよい。
なおその後は、半導体チップ(9)のボンディングがな
され、樹脂モールディングされるものである。
図において、OIはモールド樹脂を示す。
〔作   用〕 本発明の半田外装方法を実施した場合は、次ぎのように
なる。
第2a図の如きリードフレーム(1)のインナーリード
部(3)とアイランド部(4)に、第2b図のように金
または銀の部分メツキ(8)を施した後で樹脂モールデ
ィング前に、アウターリード部(2)の両面から第2d
図の如くクリーム状半田を印刷により塗布して、クリー
ム状半田膜(6)を形成する。
上記の場合、クリーム状半田の塗布は印刷で行われるの
で、アウターリード部(2)に位置・形状・厚み等につ
いて、精度よくクリーム状半田膜(5)が形成される。
またアウターリード部(2)の側端面についても、リー
ドフレーム(1)の板厚はa常150μ屑程度の°もの
であるから、両面印刷によって第3図のように側端面に
もクリーム状半田が付着し、半田膜(5)が形成される
。なお、リードフレーム(1)材質がFe系のものでは
、アウターリード部(2)へクリーム状半田を塗布前に
、第2c図の如くフラックス(7)を印刷・塗布し活性
化しておく。
次いで上記リードフレーム(1)を、例えば100〜1
80℃の温度で予備加熱する。これにより、クリーム状
半田中の溶剤骨が蒸発して、塗布までのクリーム状から
乾燥した半田膜(5)として固定化され、流れなくなっ
て印刷時の寸法・形状の精度が維持される。同時に、リ
ードフレーム(1)及びその半田自体が、加熱によって
活性化される。
続いて、そのリードフレーム(1)をリフローするが、
これにより上記半田膜(5)の半田の粒子が溶融して金
属化し、第2e図のようにアウターリード部(2)に金
属半田層(6)が形成される。その際、上記の如く予備
加熱を経ているので、半田膜(5)は予め乾燥・固定化
されており、その状態で金属化した金属半田層(6)は
、その端部やアウターリード部(2)の稜線部でシャー
プな線が出るとともに(第4図参照)、先の印刷時と同
じ寸法・形状の精度が保持されている。また予備加熱で
活性化されたことにより、金属半田層(6)はアウター
リード部(2)に強く固着することになり、密着不良や
剥がれが生じない。
その後は、該リードフレーム(1)を洗浄することによ
り、金属半田層(6)の表面に付着していたフラックス
(7)その他の不純物を、第2f図の如く除去させれば
よい。
こうして半田外装処理されたリードフレームillは、
その後に同じく半導体組立工場内で半導体チップ(9)
がボンディングされ、樹脂モールディングでモールド樹
脂αので被覆されて、第5図で示すようなIC−LSI
・VSL I等が製造されることになる。
発明の効果 以上で明らかなように、本発明のリードフレームへの半
田外装方法は以下の効果を奏する。
i 本発明によれば、アウターリード部に形成される外
装用半田層が、薄く均一であるとともに、高品質で濡れ
性もよく、また高精度であるし、アウターリード部への
固着も強固になって剥がれの発生もな(すことができる
即ち、従来の電気メツキ法では、メツキ液中に含まれる
光沢剤その他の有機物により、半田の漏れ性に問題があ
るとともに、半田膜自体の性能にも悪影響を及ぼすおそ
れがあった。また浸漬法では付着する膜厚の調節が難し
く、不均一となったり必要以上に厚い膜厚となりがちで
、半導体の高密度化に伴い微細化するリードフレームに
対応することができないし、半田溶液の表面に浮遊する
酸化膜がリードに付着して、半田の濡れ性を害するし、
高温の半田溶液の雰囲気が、半導体の回路に何らかの悪
影響をもたらす可能性もある。さらに2色メツキ法は、
鎖中に半田が拡散・混入するマイグレーシコンや置換メ
ツキによる合金化、さらには半田メツキの剥がれによる
回路のシコート等が発生し易すがった。
これに対して本発明は、上記の如くクリーム状半田を、
印刷にて塗布するため、アウターリード部に固着の金属
半田層は、薄く均一で位置・寸法・形状等を高精度にで
き、高密度のリードフレームに対応できるとともに、光
沢剤その他の不純物を含まぬのでマイグレーシコンや置
換メツキも生じず高品質で、濡れ性もよくなる。
また塗布されたクリーム状半田膜を予備加熱を経た後に
リフローするため、−度溶融後に形成された金属半田層
は、光沢剤その他の不純物を含まず高品質かつ濡れ性が
よいし、かつ活性化されているのでアウターリード部に
強固に固着でき、半田の密着不良や剥がれによるトラブ
ルを無(すことができる。
ii  本発明によれば、リードフレームがDIPタイ
プやフラットタイプで連条のものにも容易に半田外装処
理できる。
即ち、従来の浸漬法は、リードフレームのうちアウタリ
ードが両側に突出したDIPタイプの半導体パフケージ
で、しかも連条ではなく1個ずつにカッティング後、各
アウタリードを直角状にベンディングされたものでない
と浸漬処理できない。
同様に、アウタリードが4方向に突き出て平面状のフラ
ットタイプのものも処理不可能であった。
しかし本発明は、上記の如く連条のリードフレームのイ
ンナーリード部及びアイランド部に金または銀の部分メ
ツキを施した後に、アウターリード部へ印刷でクリーム
状半田を塗布するものである。そのため、リードフレー
ムがDIPタイプであってもフラットタイプであっても
、連条のままで半田外装処理ができ、汎用性に富み生産
性を大幅に向上できる。
iii  本発明によれば、半田外装処理を半導体組立
工場内で組み込み、1ライン中での生産ができるように
なる。
即ら、従来の半田メツキ法は、廃液・排気の公害処理設
備が必要であるし、またメツキ工程は、高いクリーン度
が要求される半導体組立工程とは異質な作業環境で、両
者を1ライン中に組込むことができなかった。そのため
半田外装処理だけを、外部のメツキ専業者への外注か、
別棟にメツキ工場を設けていたが、極めて高い均一性・
高精度が要求される半導体パッケージとして、生産管理
・品質管理の完全性を期し難かった。
これに対して本発明は、上記の如くクリーム状半田を印
刷により塗布し、予備加熱とリフローするだけである。
そのためメツキ処理と異なり、廃液・排気の公害処理設
備を設ける必要がないし、クリーンな作業環境下で処理
でき、半導体組立工程にインライン化できる。したがっ
て、従来のように半田外装処理を外注や別棟で処理する
必要がなく、半導体組立工場内の1ライン中で処理でき
、半導体組立工程で不可欠な生産管理・品質管理の完全
性を期することができ、極めて高い均一性・高精度を保
持することができる。
iv  本発明では、半田外装処理のコストダウンを図
ることができる。
即ち、従来の半田メツキ法では、メツキ液・光沢剤、及
び前・後処理用の薬剤等が必要であるし、またそれらの
液の持ち出し・持ち込みや経時変化に対応して補給せね
ばならず、コスト高になった。
しかし・本発明では、必要量のクリーム状半田を消費す
るだけであり、また必要部分にのみ印刷塗布するのでロ
スが少なく、しかも溶剤は回収し再使用できる。そのた
め、従来と比べて大幅にコストダウンを図ることができ
るものである。
【図面の簡単な説明】
図は本発明の実施例を示すものであり、第1図は工程図
、第2a図・第2b図・第2c図・第2d図・第2e図
・第2f図は各工程でのリードフレームの拡大縦断正面
図、第3図は第2d図のI−I線断面図、第4図は第2
f図の■−■線断面図、第5図は本発明を用いて製造し
たICの拡大縦断正面図である。 図面符号 (1)−リードフレーム  (2)−アウターリード部
(3)−インナーリード部 (4)−アイランド部(5
)−クリーム状半田膜 (6)−金属半田層(7)−フ
ラックス    (8)−全部分メツキ(9)−半導体
チッブ   Ql−モールド樹脂出願人 富士プラント
工業株式会社 第1図

Claims (7)

    【特許請求の範囲】
  1. (1)リードフレーム(1)のアウターリード部(2)
    に半田を外装する方法において、インナーリード部(3
    )とアイランド部(4)に金または銀の部分メッキ(8
    )を施した後、樹脂モールディング前に、アウターリー
    ド部(2)にクリーム状半田を印刷により塗布してクリ
    ーム状半田膜(5)を形成し、次いで予備加熱した後に
    リフローして、アウターリード部(2)に金属半田層(
    6)を形成させ、その後洗浄処理するようにした、リー
    ドフレームへの半田外装方法。
  2. (2)アウターリード部(2)にクリーム状半田を印刷
    にて塗布する前に、フラックス(7)を印刷にて塗布す
    るようにした、請求項1に記載のリードフレームへの半
    田外装方法。
  3. (3)アウターリード部(2)へのクリーム状半田の塗
    布を、スクリーン印刷にて行うようにした、請求項1に
    記載のリードフレームへの半田外装方法。
  4. (4)アウターリード部(2)へのクリーム状半田の塗
    布を、転写印刷にて行うようにした、請求項1に記載の
    リードフレームへの半田外装方法。
  5. (5)予備加熱後に行うリフローを、遠赤外線にて行う
    ようにした、請求項1に記載のリードフレームへの半田
    外装方法。
  6. (6)予備加熱後に行うリフローを、ホットエアーで行
    うようにした、請求項1に記載のリードフレームへの半
    田外装方法。
  7. (7)予備加熱後に行うリフローを、気化潜熱で行うよ
    うにした、請求項1に記載のリードフレームへの半田外
    装方法。
JP63084357A 1988-04-05 1988-04-05 リードフレームへの半田外装方法 Pending JPH01256159A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63084357A JPH01256159A (ja) 1988-04-05 1988-04-05 リードフレームへの半田外装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63084357A JPH01256159A (ja) 1988-04-05 1988-04-05 リードフレームへの半田外装方法

Publications (1)

Publication Number Publication Date
JPH01256159A true JPH01256159A (ja) 1989-10-12

Family

ID=13828269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63084357A Pending JPH01256159A (ja) 1988-04-05 1988-04-05 リードフレームへの半田外装方法

Country Status (1)

Country Link
JP (1) JPH01256159A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343586A (ja) * 1991-03-22 1993-12-24 Akira Kitahara 表面実装部品及びその製造方法
JPWO2015092979A1 (ja) * 2013-12-20 2017-03-16 オリエンタル鍍金株式会社 銀めっき部材及びその製造方法
JPWO2015092978A1 (ja) * 2013-12-20 2017-03-16 オリエンタル鍍金株式会社 銀めっき部材及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58102478A (ja) * 1981-12-14 1983-06-18 凸版印刷株式会社 半田付用フラツクス形成方法
JPS59181092A (ja) * 1983-03-30 1984-10-15 松下電器産業株式会社 硬化装置
JPS59219952A (ja) * 1983-05-30 1984-12-11 Sumitomo Electric Ind Ltd リ−ドフレ−ム
JPS61267355A (ja) * 1985-05-21 1986-11-26 Fuji Plant Kogyo Kk 半導体パツケ−ジ組立工程での外装処理方法
JPS6272197A (ja) * 1985-09-26 1987-04-02 千住金属工業株式会社 プリント基板のはんだ付け方法および装置
JPS62240161A (ja) * 1986-04-14 1987-10-20 Tamura Seisakusho Co Ltd 電子部品リ−ド用はんだ付け装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58102478A (ja) * 1981-12-14 1983-06-18 凸版印刷株式会社 半田付用フラツクス形成方法
JPS59181092A (ja) * 1983-03-30 1984-10-15 松下電器産業株式会社 硬化装置
JPS59219952A (ja) * 1983-05-30 1984-12-11 Sumitomo Electric Ind Ltd リ−ドフレ−ム
JPS61267355A (ja) * 1985-05-21 1986-11-26 Fuji Plant Kogyo Kk 半導体パツケ−ジ組立工程での外装処理方法
JPS6272197A (ja) * 1985-09-26 1987-04-02 千住金属工業株式会社 プリント基板のはんだ付け方法および装置
JPS62240161A (ja) * 1986-04-14 1987-10-20 Tamura Seisakusho Co Ltd 電子部品リ−ド用はんだ付け装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343586A (ja) * 1991-03-22 1993-12-24 Akira Kitahara 表面実装部品及びその製造方法
JPWO2015092979A1 (ja) * 2013-12-20 2017-03-16 オリエンタル鍍金株式会社 銀めっき部材及びその製造方法
JPWO2015092978A1 (ja) * 2013-12-20 2017-03-16 オリエンタル鍍金株式会社 銀めっき部材及びその製造方法

Similar Documents

Publication Publication Date Title
US4946563A (en) Process for manufacturing a selective plated board for surface mount components
US3859722A (en) Method of dip-soldering printed circuits to attach components
CN107256832A (zh) 半导体封装的金属部分上的金属可焊性保持涂层
JPH01256159A (ja) リードフレームへの半田外装方法
US5766674A (en) Method of producing a printed wiring board
US4676426A (en) Solder leveling technique
JPH0653635A (ja) プリント配線板の製造方法
KR100651518B1 (ko) Osp를 이용한 bga 기판의 제작방법
JPS63130265A (ja) リ−ドフレ−ムへの半田外装方法
JP2531451B2 (ja) 半田膜形成方法
JPH09167883A (ja) 表面実装用プリント配線板およびその製造方法
JPH0730243A (ja) はんだ粉末定着方法
JPS63130264A (ja) リ−ドフレ−ムへの半田外装方法
KR940009173B1 (ko) 프린트 기판의 제조방법
JP2655129B2 (ja) プリント配線板の製造方法
JP3279677B2 (ja) はんだめっきプリント配線板のヒュージング前処理方法
JPS63142841A (ja) リ−ドフレ−ムへの半田外装処理方法
JPS6331194A (ja) プリント基板への半田膜形成方法
JPH03270193A (ja) プリント基板の製造方法
JPS63148669A (ja) リ−ドフレ−ムへの半田外装方法
JPS64818B2 (ja)
JP3334728B2 (ja) 電子部品の電極端子および電極端子の表面処理方法
JPH0722213A (ja) 面実装部品への半田バンプ形成方法
Matisoff Printed Circuit Processing and Assembly
JPH0239537A (ja) 半田めっき方法