JPS63148669A - リ−ドフレ−ムへの半田外装方法 - Google Patents

リ−ドフレ−ムへの半田外装方法

Info

Publication number
JPS63148669A
JPS63148669A JP61297053A JP29705386A JPS63148669A JP S63148669 A JPS63148669 A JP S63148669A JP 61297053 A JP61297053 A JP 61297053A JP 29705386 A JP29705386 A JP 29705386A JP S63148669 A JPS63148669 A JP S63148669A
Authority
JP
Japan
Prior art keywords
solder
lead frame
flux
creamy
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61297053A
Other languages
English (en)
Inventor
Tetsuya Hojo
徹也 北城
Motoi Kamiyama
上山 基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Plant Kogyo Kk
Original Assignee
Fuji Plant Kogyo Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Plant Kogyo Kk filed Critical Fuji Plant Kogyo Kk
Priority to JP61297053A priority Critical patent/JPS63148669A/ja
Publication of JPS63148669A publication Critical patent/JPS63148669A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ 発明の目的 a 産業上の利用分野 本発明は半導体パッケージ組立工程で、ボンディング・
モールディング後にリードフレームの半田外装必要箇所
に、半日または錫(以下単に半田という)を外装する方
法に関するものである。
b 従来の技術 半導体バツクージ組立工程では、リードフレームの半田
外装必要箇所即ち主としてアクタリードに半田膜を外装
させる。これは後に、半導体パッケージをプリント基板
上にマクントする半田後工程を行なう際、その後工程を
効率的かつ精度よく行なえるようにする几めのものであ
る。
この半田外装方法としては、従来から2つの方法が広く
行われている。その第1は半田メッキ法であって、これ
は電気メッキにより半田のメッキ膜を形成するもので、
薄く均一な膜を得られる特徴がある。第2は浸漬法(デ
ィップ法)で、これは半田討液中に浸漬して半田層を形
成するもので、半導体組立ライン中への組込みを目ざし
て提釆されtものである。
C発明が解決しようとする問題点 上記従来手段のうち半田メッキ法は、メッキ液中に含ま
れる光沢側その能の有機剤により、半田の濡れ性に量販
があるとともに、半田膜自体の性能にも悪影響を及ぼす
おそれがある。ま之このメッキ法は、メッキ工程で生ず
る排液・排気の公害処理設備が必要である九め、高いク
リーン度が要求される半導体パツクージ組立工程とは異
質な作業環境であり、両者を1ラインに組込むことがで
きない。そこで外部のメッキ専業者に外注したり、別棟
にメッキ工場を設けているが、それでは極めて高い均一
性・高精度が要求される半導体パッケージとして、生産
管理・品質管理の完全性を期し難いという問題点がある
池方浸漬法は、リードフレームのうち半田外装が必要な
主としてアクタリードだけを半田溶液中に浸漬させるも
のである。そのためアクタリードが両側に突出しfcD
、工、Pタイプの半導体パッケージで、しかも連条では
なく1個ずつにカッティング後、各アクタリードを直角
状にベンディングされたものでないと浸漬できない。同
様の理由で、アクタリードが4方回へ突出し友平面状の
フラットタイプのものは処理不可能であり、汎用性・生
産性に欠ける方法と言わざるを得ない。
しかもこの浸漬法は、付着する膜厚の関節が難しく、不
均一となったり必要以上に厚い膜厚となりがちである。
そのため半田膜がリード間にブリッジ状に付着して、プ
リント基板へマクンテイング時に装入用孔へ入らぬこと
もあり、また半導体の高密度化に伴ない微細化するリー
ドフレームに対応することができない。さらに、半田溶
液の表面に浮遊する酸化膜が、リードに付着して半田の
濡れ性を害することがあるし、その上、230〜250
’Cもの高温の半田溶液の雰囲気が、半導体の回路に何
らかの悪影響をもたらす可能性がある、という問題点も
ある。
本発明はリードフレームへの上記従来の半田外装方法が
有する問題点を解決しようとするものである。即ち本発
明の目的は、半田膜を均一で薄く、高質・高純度で濡れ
性もよく形成できるとともに、D、工、Pタイプは勿論
のことフラットタイプのものも、かつ1個ずつではなく
多数個が一枚となった連条のものを処理でき、しかも無
公害・コンパクトな設備で、半導体パッケージ組立ライ
ン中に組込むことができ、それにより半導体パッケージ
組立の生産性・経済性の向上と、品質の安定性を高めら
れるような、リードフレームへの半田外装方法を提供す
ることにある。
口 発明の構成 a 問題点を解決する九めの手段 本発明に係るリードフレームへの半田外装方法は、連条
のリードフレーム(1)にポンディング・モールディン
グをし之後、該リードフレーム(1)の半田外装必要箇
所(2)に、半田の微粉末(4)と72ツクスを混合し
たクリーム状半田(3)を印刷し、続いて不活性ガス(
5)中でリフローして溶融半田層(6)を形成し、それ
を凝固させて半田v(7)を形成させ几後に、不要半田
や不要フラックス(8)を水洗・除去するように構成し
たものである。
上記構成において、半田外装とは前記の如く半田膜(7
)の形成の能に、錫膜の場合も含むものである。ここで
使用するリードフレーム(υは、アクタリードが2方回
に突出し、後で直角状にベンディングされるり、工、P
タイプのものに限らず、アクタリードが4方向に突出し
たフラットタイプのものでもよい。ま之半田外装必要箇
所(2)とは、リードフレーム(1)の主としてアクタ
リードの部分であり、不要箇所とはモールド部(9)ヲ
含むそれ以外の箇所きいう。
クリーム状半田(3)とは、適量の鉛と錫とからなる半
田の共晶を、例えば500メツシュ程度に微粉化し、こ
れに水溶性の7ラツクス例えばポリエチレングリコール
系の7ラツクスを混合して、印刷インキのようなりリー
ム状としtものが望しい。
リードフレーム(1)への印刷は、半田外装必要−所(
2)にクリーム状半田(3)を、例えばパッド印刷(タ
ンポン印刷ともいう)するのがよい。それに用いるパッ
ド(10としては、適度の軟弾性を有し、クリーム状半
田(3)の付着性とリードフレーム(1)への転移性お
よび耐摩耗性のよい材質として、例えば常温硬化型のシ
リコンゴムを用いるのが望しい。
このパッド四に、別に設けた版板(図示略)から半田外
装必要箇所(2)に対応してクリーム状半田(3)を付
着させ、それをリードフレーム(1)の半田外装必要箇
所(2)に転移させて印刷すればよい。な2、上記とは
異なり、バンドQ(1を回転式のものとじてもよいし、
パッド印刷に限らずリードフレーム(1)の半田外装不
要箇所をマスキングしておき、その状態でクリーム状半
田(3)を転移・印刷させることも可能である。
す70−は不活性ガス(5)中で行なうが、それには例
えばフレオン系不活性ガスを用いたベーパフェーズリフ
ロー法によるのがよい。その際の処理温度は、クリーム
状半田(3)中の半田微粉末(4)が溶融可能な215
°C程度でよい。
半田膜(7)の膜厚を調節するKは、クリーム状半田(
3)中に含まれている半田微粉末(4)の量、またはリ
ードフレーム(1)に印刷する際のクリーム状半田(3
)の厚みを、加・減することにより調節すればよい。
図に2いて、α])は半導体チップ、@はタイバー、α
]は冷却パイプで不活性ガス(5)の逃出しを防止する
もの、α4)は後処理用の水洗ノズルである。
b  作   用 本発明の工程の概略は第1図に示す通りであるが、そこ
でのリードフレーム(υは第2図の如く複数個が連続し
た連条のもので、かつ第3図のようにポンディング・モ
ールディングし念ものである。
まず、このリードフレーム(1)の半田外装必要箇所(
2) IJIち主としてアクタリードに、半田微粉末(
4)とフラックスを混合し次クリーム状半田(3)が、
パッド印刷その池の方法で印刷される。
特にパッド印刷の場合には、パッドQC)が適度の軟弾
性を有するので、リードフレーム(1)の表・裏面は勿
論のこと、各リード間にもパッドC1Oが入り込んで、
各リードの側面にもパッドμりが接する。
まtこのパッドμQはクリーム状半田(3)の転移性が
よいものを用いているので、リードフレーム(1)の半
田外装必要箇所(2)の表・裏・側面に、きわめて容易
にクリーム状半田(3)が転移し印刷される。そしてリ
ードフレーム(1)に印刷されるクリーム状半田(3)
は、通常のパッド印刷と同様に先の版板上で、ドクタブ
レードその池で不要分が掻き取られているから、クリー
ム状半田(3)の層厚は薄く均一となっている。
次の不活性ガス(5)中でのり70−では、そこでの温
度が前記の如く215°C程度であるため、クリーム状
半田(3)中の半田微粉末(4)が溶融して、第5図の
ようにリードフレーム(1)の半田外装必要一箇所(2
)に、薄く均一な溶融半田層(6)が形成される。
またこのリフローは、フレオン系ガスの如き不活性ガス
(5)中でのりフローであるので、熱分布が均一になっ
てオリ、半田微粉末(4)の溶融は均一に行われ、半田
層(6)の厚さは均一である。さらにここでの温度は、
前記の如く半田微粉末(4)が溶融可能なものであれば
充分であるから、半田浸漬法に比べて低いし、不活性ガ
ス(5)を介しての緩慢な加熱であるため、半導体チッ
プαηへの悪影響はない。
上記り70−を終ることで、リードフレーム(1)の半
田外装必要箇所(2)上の溶融半田層(6)は溶融状悪
から凝固して、第6図の如く半田膜(7)が形成される
次の水洗処理では、不要フラックス(8)や半田外装不
要箇所上に付着の不要半田等が水洗・除去されて、%7
図の如く半田外装必要箇所(2)にだけ、薄く均一で高
精度な半田膜(7)が外装され7t IJ−ドフレーム
(1)が得られる。
なおその後は、D、工、Pタイプのリードフレーム(1
)ならば、カッティング・ベンディングを行ない、フラ
ットタイプのものであればカッティングを行なえばよい
。またリードフレーム(1)の種類に対応して、半田膜
(7)の厚みを調節し之い場合には、前記の如くクリー
ム状半田(3)中の半田微粉末(4)の量、またはパッ
ド印刷その他によりリードフレーム(1)に印刷される
クリーム状半田(3)の厚みを、加・減すればよい。
ハ 発明の効果 a  D、1.Pタイプで複数個が連続しt連条のまま
のリードフレームや、アクタリードが4方に突出したフ
ラットタイプのリードフレームにも、必要箇所に容易に
半田膜が形成できる。即ち、従来の半田浸漬法ではリー
ドフレームのアクタリードだけを半田溶液中に浸漬させ
る之め、D、■、Pクイプでは1個ずつにカッティング
され、かつアウタリードが直角状にベンディングされt
ものでないと処理できない。またフラットタイプでは全
く処理できなかつ之。
しかし本発明は、上記の如き構成・作用により、D、工
、Pタイプはもとよりフラットタイプも複数個が連続し
た連条のままで、アクタリードに半田膜を形成すること
ができる。それゆえ、従来と異なり1つの設備を汎用的
に使用できることになる。
b リードフレームの必要箇所に、薄く均一で精度のよ
い半田膜を形成できる。即ち、従来の半田メッキ法では
、光沢剤中の有機物が析出して、後のプリント基板への
半田付特性を悪くしてい・る。
ま之半田浸漬法では、半田膜の膜厚がパラつくとともに
必要以上に厚くなり、特に微細化し次リードフレームで
はリード間に半田のブリッジが生じて不良品となつ几り
、プリント基板へのマクシト時に装入用孔へ入らぬこと
もあつ九。
これに対して本発明では、前記の如き構成・作用により
、リードフレームの必要箇所に薄く均一かつ精度よく半
田膜を形成できる。その几め従来と異なり、有機不純物
の゛析出がなく半田付着性を良好にできる。まにリード
間に半田のブリッジができず、不良品が生じ雉いし、後
のプリント基板の装入用孔へリードを容易に差入れられ
、マクントをスムーズに行なうことができる。
Cリードフレームの種類に応じて、それに適当な半田膜
厚を形成することが容易である。即ち、従来の半田メッ
キ法や浸漬法では、膜厚の調節が不可能または困難であ
る。しかし本発明では、クリーム状半田中の半田微粉末
の量、ま几はリードフレームにバンド印刷される際のク
リーム状半田の厚みの加減により、容易に半田膜厚の調
節ができる。
d 排水処理設備の如き公害処理施設が不要であるとと
もに、半導体組立工程へのインライン化と自WJ化を図
れる。即ち、従来のメッキ法では排水処理設備が必要で
コスト高となるし、半導体組立工程とは異質なメッキ処
理をインライン化できなかつ之。これに対して本発明は
、排水処理設備が不要であるし、半導体組立工程と同様
にクリーンな条件下での工程である。その之め、インラ
イン化を図れるとともに自動化が可能で、生産性の向上
と品質管理に完全を期すことができる。
e 半導体回路が高熱による悪影響を受けない。即ち、
従来の半田浸漬法では半田が溶融している約240℃の
高温の液中に、リードフレームのアクタリードを浸漬さ
せた。そのため、高温と急激な温度差によりモールド内
の半導体回路が悪影響を受けることがあつ几。
しかし本発明は、前記の如くリフローでの温度は半田微
粉末が溶融する約215°Cの温度で充分に処理できる
ため、浸漬法とは25°Cも温度差、がちり影響を少な
くできる。ま几不活性ガス中での緩慢な加熱であるので
、高温の液中への浸漬による急激な温度上昇と異なり、
半導体回路への悪影響を防止することができる。
【図面の簡単な説明】
図は本発明の実施例を示すもので、第1図はパッド印刷
によつ九本発明の工程の全体を示す概略図、第2図、第
3図、第4図、第5図、%6図、第7図は各工程での一
部拡大縦断面図である。 図面符号(1)・・・リードフレーム、(2)・・・半
田外装必要箇所、(3)・・・クリーム状半田、(4)
・・・半田微粉末、(5)・・・不活性ガス、(6)・
・・溶融半田層、(7)・・・半田膜。 第1図 ノ1ご 第2図 第3図 第4図 第5図 第6図 第7図

Claims (1)

    【特許請求の範囲】
  1. [1]連条のリードフレーム(1)にボンディング・モ
    ールデイングをした後、該リードフレーム(1)の半田
    外装必要箇所(2)に、半田の微粉末(4)とフラック
    スを混合したクリーム状半田(3)を印刷し、続いて不
    活性ガス(5)中でリフローして溶融半田層(6)を形
    成し、それを凝固させて半田膜(7)を形成させた後に
    、不要半田や不要フラックス(8)を水洗・除去するよ
    うにした、リードフレームへの半田外装方法。
JP61297053A 1986-12-12 1986-12-12 リ−ドフレ−ムへの半田外装方法 Pending JPS63148669A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61297053A JPS63148669A (ja) 1986-12-12 1986-12-12 リ−ドフレ−ムへの半田外装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61297053A JPS63148669A (ja) 1986-12-12 1986-12-12 リ−ドフレ−ムへの半田外装方法

Publications (1)

Publication Number Publication Date
JPS63148669A true JPS63148669A (ja) 1988-06-21

Family

ID=17841602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61297053A Pending JPS63148669A (ja) 1986-12-12 1986-12-12 リ−ドフレ−ムへの半田外装方法

Country Status (1)

Country Link
JP (1) JPS63148669A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1301173C (zh) * 2002-04-16 2007-02-21 须贺唯知 回流钎焊方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5486275A (en) * 1977-12-21 1979-07-09 Nec Corp Manufacture of semiconductor
JPS57167665A (en) * 1981-04-09 1982-10-15 Fujitsu Ltd Soldering method for spare lead of circuit part
JPS61267355A (ja) * 1985-05-21 1986-11-26 Fuji Plant Kogyo Kk 半導体パツケ−ジ組立工程での外装処理方法
JPS62240161A (ja) * 1986-04-14 1987-10-20 Tamura Seisakusho Co Ltd 電子部品リ−ド用はんだ付け装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5486275A (en) * 1977-12-21 1979-07-09 Nec Corp Manufacture of semiconductor
JPS57167665A (en) * 1981-04-09 1982-10-15 Fujitsu Ltd Soldering method for spare lead of circuit part
JPS61267355A (ja) * 1985-05-21 1986-11-26 Fuji Plant Kogyo Kk 半導体パツケ−ジ組立工程での外装処理方法
JPS62240161A (ja) * 1986-04-14 1987-10-20 Tamura Seisakusho Co Ltd 電子部品リ−ド用はんだ付け装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1301173C (zh) * 2002-04-16 2007-02-21 须贺唯知 回流钎焊方法

Similar Documents

Publication Publication Date Title
US6220501B1 (en) Method of joining metallic members, and joined metallic members
JPS6130672A (ja) 選択的加工方法
JP2014025142A (ja) マスキング剤および表面処理基材の製造方法
JPS63148669A (ja) リ−ドフレ−ムへの半田外装方法
TWI465312B (zh) 追加供應用無鉛焊料及焊浴中之Cu濃度及Ni濃度之調整方法
JPH0631486A (ja) 複合半田インゴットの製造方法
JPS63130265A (ja) リ−ドフレ−ムへの半田外装方法
US4676426A (en) Solder leveling technique
CN101573784A (zh) 电极结构体及凸点形成方法
JPS63142841A (ja) リ−ドフレ−ムへの半田外装処理方法
EP1211011B1 (en) Method of manufacturing a solder coated material ; corresponding solder coated material
JPS63130264A (ja) リ−ドフレ−ムへの半田外装方法
JPS6331194A (ja) プリント基板への半田膜形成方法
JPH01256159A (ja) リードフレームへの半田外装方法
JP3150068B2 (ja) プリント配線板の製造方法
JP5163840B2 (ja) 孔版印刷用のマスク及びその製造方法
KR960000193B1 (ko) 디바이스의 리드 솔더링 방법
JPS6182966A (ja) 噴流はんだ装置のノズル
JPH06177514A (ja) プリント配線板の製造方法
JP3279677B2 (ja) はんだめっきプリント配線板のヒュージング前処理方法
JPH021368B2 (ja)
JPS60180129A (ja) 半導体パツケ−ジの製造方法
JPS6191388A (ja) メツキ方法
JPH0453952B2 (ja)
JP2000026989A (ja) Au−Sn箔の製造方法