JPS63130264A - リ−ドフレ−ムへの半田外装方法 - Google Patents

リ−ドフレ−ムへの半田外装方法

Info

Publication number
JPS63130264A
JPS63130264A JP27749686A JP27749686A JPS63130264A JP S63130264 A JPS63130264 A JP S63130264A JP 27749686 A JP27749686 A JP 27749686A JP 27749686 A JP27749686 A JP 27749686A JP S63130264 A JPS63130264 A JP S63130264A
Authority
JP
Japan
Prior art keywords
solder
lead frame
flux
film
fine powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27749686A
Other languages
English (en)
Inventor
Tetsuya Hojo
徹也 北城
Motoi Kamiyama
上山 基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Plant Kogyo Kk
Original Assignee
Fuji Plant Kogyo Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Plant Kogyo Kk filed Critical Fuji Plant Kogyo Kk
Priority to JP27749686A priority Critical patent/JPS63130264A/ja
Publication of JPS63130264A publication Critical patent/JPS63130264A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ 発明の目的 a 産業上の利用分野 本発明は半導体パッケージ組立工程で、ポンディング・
モールディング後にリードフレームの半田外装必要箇所
に、半日または錫(以下単に半田という)を外装する方
法に関するものである。
b 従来の技術 半導体パッケージ組立工程で、リードフレームの半田外
装必要箇所即ち主としてアクタリードに半田を外装させ
る。これは後に、半導体パッケージをプリント基板上の
パターンヘマクントする半田後工程を行なう際、その後
工程を効率的かつ精度よく行なえるようにするためであ
る。
この半田外装方法としては、従来から2つの方法が広く
行われている。その第1は、半田メッキ法であり、これ
は電気メッキにより半田のメッキ膜を形成するもので、
薄く均一な膜を得られる特徴がある。第2は浸漬法(デ
ィップ法)で、これは半田溶液中に浸漬して半田層を形
成するもので、半導体組立ライン中への組込みを目ざし
て従来され念ものである。
C発明が解決しようとする問題点 上記従来手段のうち半田メッキ法は、メッキ液中に含ま
れる光沢剤その能の有機剤により、半田の濡れ性に問題
があるとともに、半田膜自体の性能にも悪影響を及ぼす
おそれがある。ま之このメッキ法は、メッキ工程で生ず
る排液・排気の公害処理設備が必要でるるため、高いク
リーン度が要求される半導体パッケージ組立工程とは異
質な作業城境であり、両者を1ラインに組込むことがで
きない。そこで外部のメッキ専業者に外注したり、別棟
にメッキ工場を設けているが、それでは極めて高い均一
性・高精度が要求される半導体パッケージとして、生産
管理・品質管理の完全性を期し雌いという問題点がある
1也方浸漬法は、リードフレームのうち半田外装が必要
な主としてアクタリードだけを半田溶液中に浸漬させる
ものである。そのためアククリートが両側に突出したり
、工、Pタイプの半導体パッケージで、しかも連条では
なく1個ずつにカッティング後、各アクタリードを直角
状にベンディングされたものでないと浸漬できない。同
様の理由で、アクタリードが4方向に突出て平面状のフ
ラットタイプのものは処理不可能であり、汎用性・生産
性に欠ける方法と言わざるを得ない。
しかもこの浸漬法は、寸着する1漢厚の調函)が雌しく
、3均−となったり必要以上に厚い膜厚となりがちであ
る。その念め半田膜がリード間にブリッジ状に付着して
、プリント基板へマクンテイング時に装入用孔へ入らぬ
こともあり、まt半導体の高密度化に伴ない微細化する
リードフレームに対応することができない。さらに、半
田溶液の表面に浮遊する酸化膜が、リードに付着して半
田の濡れ性を害することがあるし、その上、230〜2
50°Cもの高温の半田溶液の雰囲気が、半導体の回路
に何らかの悪影響をもたらす可能性がある、という問題
点もある。
本発明はリードフレームへの上記従来技術の半田外装方
法が有する問題点を解決しようとするものである。即ち
本発明の目的は、半田膜を均一で薄く、高質・高純度で
濡れ性もよく形成できるとともに、D、工、Pタイプは
勿論のことフラットタイプのものも、かつ1個ずつでは
なく多数個が一枚となつ几連条のものを処理でき、しか
も無公害・コンパクトな設備で、半導体パンゲージ組立
ライン中に組込むことができ、それにより半導体バッグ
ージ組立の生産性・経済性の向上と、品質の安定性を高
められるような、リードフレームへの半田外装方法を提
供することにある。
口 発明の構成 a 問題点を解決する次めの手段 本発明のリードフレームへの半田外装方法は、ボンディ
ング・モーJI/7′″イング後の連条のリードフレー
ム(1)のうち、半田外装必要箇所(2)にフラックス
(3)を塗布し、次に半田の微粉末(4)が霧状で流動
化した雰囲気中に通して、微粉末(4)を前記フラック
ス(3ン上に付着させ、続いて不活性ガス(5)中でリ
フローし、微粉末(4)全溶融して、半田外装必要箇所
(2)上に溶融半田層(6)を形成させるとともに、凝
固させて半田膜(7) ft形形成、その後に不要半田
(8ン・フラックスを水洗・除去させるように構成しt
ものである。
上記構成において、半田外装とは前記の如く半田膜の形
成の能に錫膜の場合を含むものである。
半田外装必要箇所(2)とは、リードフレーム(1)の
主としてアウタリードの表・裏・側面部分であり、不要
箇所とはモールド部分(9)を含む池の箇所をいう。ま
たリードフレーム(1)は、アクタリードが2方向に突
出し後はど直角状にベンディングされるり、工、Pタイ
プのものに限らず、4方向にアクタリードが突出したフ
ラットタイプのものも含む。
7ラツクス(3)の塗布は、例えば半田外装必要箇所(
2)が開ロレ九板状のマスク(図示略)を、リードフレ
ーム(1)の両面から押圧させるか、ま友は同様の開口
をもつシート状のマスクを貼付してフラックス(3)を
付着させればよい。なおこのマスクは、フラックス(3
ンを塗布後に除去すればよい。
7ラツクス(3)の種類は、後処理を容易にするため、
水溶性のもの例えばポリエチレングリコール系の水溶性
7ジンクスを用いるのが望しい。フラックス(3)の塗
布手段は、例えば7ラツタス剤液中にリードフレーム(
1)を浸漬するか、スクンビングするか、まfcは第1
図の如くフラックス剤液を噴裡するのがよく、その均一
性を高める念め2木のロールによるロールレベラーDI
間を通すことが望しい。
半田の微粉末(4ンは、適量の鉛と錫からなる半田の共
晶を微粉化し念もので、例えば500メツシュ程度のも
のを用いる。これを霧状で流動化するには、例えば第1
図で示す如くチャンバーαυ内にて下方の多数の微細孔
a功からエアーを吹上げ、これで微粉末(4ンを流dJ
化させればよい。またチャンバーaυ内に微粉末を噴霧
して、霧状に流動化させてもよい。この霧状で流動化し
ている微粉末(4)の雰囲気の密度は、図示は省略する
が例えばファンやフラップにてエアーを調節することに
より、濃・薄の調節可能として2くのがよい。
リフローは不活性ガス(5)中で行なうが、それには例
えばフレオン系不活性ガスを用い几ベーパ7エーズリ7
0−法によればよい。このり70−処理の温度は、リー
ドフレーム(1)に付着しf−半田微粉末が溶融する2
15°C程度が望しい。
図に2いて、a、arrs冷却パイプで、不活性ガスが
逃げるのを防止するためのものであり、α4)?ま後処
理の水洗ノズルを示す。
b  作   用 第2図の如く複数個分が連続し定連条のリードフレーム
(1)で、第3図のように各々ボンディングおよびモー
ルディング処理をしたものに、半田外装不要箇所をマス
キングした後、露出し念半田外装必要箇所(2)、即ち
主としてアクタリードに7ラツクス(3)を塗布して第
4図のように7ラツクス(3)の膜を形成する。この7
ラツクス膜は適度の粘性を有するものである。
次にマスクを取外したリードフレーム(1)が、半田の
微粉末(4)を霧状で流動化し之雰囲気中を通過時には
、第5図の(4)くリードフレーム(1)上のフラック
ス(3)の膜表面に、半田微粉末(4)が付着する。
その微粉末(4)の付着状態は、前記の如く7ランクス
(3)が粘性を有し、かつ微粉、1f(4)が霧状の均
一な雰囲気にあるため、均一な微粉末(4)の層が形成
される。また微粉末(4〕の雰囲気の密度が同一で通過
時間が一定である限り、微粉末(4)は一定量以上は付
着しない。その之め同一条件下での試験値では、前記微
粉末(4)の層の厚みは±3μ以下の誤差しかなく、非
常に高精度であった。
続いてそのリードフレーム(1)を不活性ガス(5)中
でリフローするが、その除の温度は前記の如く215°
C程度としである。その念め、リードフレーム(1)の
フラックス(3)上の半田微粉末(4)が溶融して、第
6図の如く半田外装必要箇所(2)の表・裏面に薄い溶
融半田層(6)が形成される。この場合に、フレオン系
ガスのような不活性ガス(5)中でのりフローであるた
め、熱分布が均等になっており、微粉末(4)の溶融が
均一に行われて半田層(6)厚も均一になる。またここ
での温度は前記の如く、微粉末(4)が溶融可能なもの
であれば充分である次め、半田浸v法の液温に比べて低
く、かつ不活性ガス(5)を介しての緩慢な加熱である
ため、半導体回路に悪彰響を及ぼさない。
上記リフローを終えることで、外装必要箇所(2)上の
溶融半田層(6)は溶融状態から凝固して、第7図の如
く半田膜(7ンが形成されるが、その膜厚は均一で高精
度なものである。
続く水洗処理では、不要箇所に付着の半田(8)やフラ
ックスが水洗・除去されて、第8図の如く半田必要箇所
(2)に半田膜(7ンの付いたリードフレーム(1)が
得られる。
なおその後は、D、工、Pタイプのものについてはカッ
ティング・ベンディングすればよい。また、リードフレ
ーム(1ンの種類によって、半田膜(7)の厚みを薄く
または厚くしたい場合には前記の如く、微粉末(4)の
雰囲気の筈度を濃く、または薄く調節すればよく、・あ
るいはリードフレーム(1)が微粉末の雰囲気中を通過
する時間を減・増丁ればよい。
ハ 発明の効果 a  D、工、Pタイプで複数個が連続し友連条のまま
のリードフレームや、アクタリードが4方に突出したフ
ラツ゛トタイプのリードフレームにも、必要箇所に容易
に半田膜が形成できる。即ち、従来の半田浸漬法ではリ
ードフレームのアクタリードだけを半田溶液中に浸漬さ
せる友め、D、工、Pタイプでは1個ずつにカッティン
グされ、かつアクタリードが直角状にベンディングされ
たものでないと処理できない。またフラットタイプでは
全く処理できなかつ之。
しかし本発明は、上記の如き溝膜・作用により、D、工
、Pタイプはもとよりフラットタイプも複数個が連続し
念連条のままで、アククリートに半田膜を形成すること
ができる。それゆえ、従来と異なり1つの設備を汎用的
に使用できることになる。
b リードフレームの必要箇所に、薄く均一で精度のよ
い半田膜音形成できる。即ち、従来の半田メッキ法では
、光沢剤中の有機物が析出して、後のプリント基板への
半田付特性を悪くしている。
また半田浸漬法では、半田膜の膜厚がバラつくとともに
必要以上に厚くなり、特に微細化したIJ−ドフレーム
ではリード間に半田のブリッジが生じて不良品となつ九
り、プリント基板へのフラット時に装入用孔へ入らぬこ
ともあった。
これに対して本発明でに、前記の如き溝膜・作用により
、リードフレームの必要箇所に薄く均一かつ精度よく半
田膜を形成できる。その之め従来と異なり、有機不純物
の析出がなく半田付特性を良好にできる。’! fc 
’)−ド間に半田のブリッジができず、不良品が生じ難
いし、後のプリント基板の装入用孔へリードを容易に差
入れられ、フラットをスムーズに行なうことができる。
Cリードフレームの種類に応じて、それに適当な半田膜
厚を形成することが容易である。即ち、従来の半田メッ
キ法や浸漬法では、膜厚の調節が不可能または困難であ
る。しかし本発明では、前記の如く半田微粉末の霧状雰
囲気の密度や、そこを通る時間を変えることにより、容
易に半田膜厚の薄・厚を調節できることになる。
d 排水処理設備の如き公害処理施設が不要であるとと
もに、半導体組立工程へのインライン化と自動化を図れ
る。即ち、従来のメッキ法では排水処理設備が必要でコ
スト高となるし、半導体組立工程とは異質なメッキ処理
をインライン化できなかった。これに対して本発明は、
排水処理設備が不要であるし、半導体組立工程と同様に
クリーンな条件下での工程である。その之め、インライ
ン化を図れるとともに自動化が可能で、生産性の向上と
品質管理に完全7期すことができる。
e 半導体回路が高熱による悪影響を受けない。即ち、
従来の半田浸漬法では半田が溶融している約240°C
の品温の液中に、リードフレームのアククリートを浸漬
させた。そのため、高温と急激な温度差によりモールド
内の半導体回路が悪影響を受けることがあった。
しかし本発明は、前記の如くリフローでの温度は半田微
粉末が溶融する約215°Cの温度で充分に処理できる
ため、浸漬法とは25°Cも温度差があり影響を少なく
できる。また不活性ガス中での緩慢な加熱であるので、
高温の液中への浸漬による急激な温度上昇と異なり、半
導体回路への悪影響を防止することができる。
【図面の簡単な説明】
図は本発明の医施例を示すもので、第1図はこの方法の
実施に用いる装置の概略正面図、第2図は連条のリード
フレームの側面図、第3図、第4図、第5図、第6図、
第7図、第8図は本発明の各工程での一部拡大縦断面図
である。

Claims (1)

    【特許請求の範囲】
  1. [1]ボンディング・モールディング後の連条のリード
    フレーム(1)のうち、半田外装の必要箇所(2)にフ
    ラックス(3)を塗布し、次に半田の微粉末(4)が霧
    状で流動化している雰囲気中に通して、微粉末(4)を
    前記フラックス(3)上に付着させ、続いて不活性ガス
    (5)中でリフローして微粉末(4)を溶融し、半田外
    装の必要箇所(2)上に溶融半田層(6)を形成させる
    とともに、凝固させて半田膜(7)を形成し、その後に
    不要な半田(8)やフラックスを水洗・除去させるよう
    にしたことを特徴とする、リードフレームへの半田外装
    方法。
JP27749686A 1986-11-19 1986-11-19 リ−ドフレ−ムへの半田外装方法 Pending JPS63130264A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27749686A JPS63130264A (ja) 1986-11-19 1986-11-19 リ−ドフレ−ムへの半田外装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27749686A JPS63130264A (ja) 1986-11-19 1986-11-19 リ−ドフレ−ムへの半田外装方法

Publications (1)

Publication Number Publication Date
JPS63130264A true JPS63130264A (ja) 1988-06-02

Family

ID=17584406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27749686A Pending JPS63130264A (ja) 1986-11-19 1986-11-19 リ−ドフレ−ムへの半田外装方法

Country Status (1)

Country Link
JP (1) JPS63130264A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0217620A (ja) * 1988-07-06 1990-01-22 Sumitomo Special Metals Co Ltd はんだ部分クラッド線

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5497364A (en) * 1978-01-19 1979-08-01 Sanken Electric Co Ltd Method of and device for forming solder layer at planar article
JPS6057421A (ja) * 1983-09-08 1985-04-03 Toshiba Corp 文書作成装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5497364A (en) * 1978-01-19 1979-08-01 Sanken Electric Co Ltd Method of and device for forming solder layer at planar article
JPS6057421A (ja) * 1983-09-08 1985-04-03 Toshiba Corp 文書作成装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0217620A (ja) * 1988-07-06 1990-01-22 Sumitomo Special Metals Co Ltd はんだ部分クラッド線

Similar Documents

Publication Publication Date Title
DE69317033T2 (de) Verfahren zum Bilden eines Lotfilms
JP2003082500A (ja) めっき膜の形成方法及び該方法によりめっき膜が形成された電子部品
CN107256832A (zh) 半导体封装的金属部分上的金属可焊性保持涂层
JPS63130264A (ja) リ−ドフレ−ムへの半田外装方法
JPS63130265A (ja) リ−ドフレ−ムへの半田外装方法
JPH0419680B2 (ja)
JPH06252542A (ja) 半田層の形成方法
US3639218A (en) Shelf life improvement of electroplated solder
JPS63142841A (ja) リ−ドフレ−ムへの半田外装処理方法
JPS6331194A (ja) プリント基板への半田膜形成方法
JPH01256159A (ja) リードフレームへの半田外装方法
JPS63148669A (ja) リ−ドフレ−ムへの半田外装方法
JP2655129B2 (ja) プリント配線板の製造方法
KR960000193B1 (ko) 디바이스의 리드 솔더링 방법
JPS60182729A (ja) 半導体パッケージ組立工程でのバリ除去兼外装処理方法
JPS6182966A (ja) 噴流はんだ装置のノズル
JPH06177514A (ja) プリント配線板の製造方法
JPH08148624A (ja) 半導体装置の製造方法及び半導体装置並びにリードフレーム
JP2531451B2 (ja) 半田膜形成方法
JPH06291232A (ja) リードフレーム及びその製造方法
JP3334728B2 (ja) 電子部品の電極端子および電極端子の表面処理方法
JPH0410694A (ja) プリント配線基板の半田コーティング方法
JPS60180129A (ja) 半導体パツケ−ジの製造方法
Matisoff Printed Circuit Processing and Assembly
JPS63248567A (ja) はんだ付方法