JPH01255346A - 通信制御装置の試験方式 - Google Patents

通信制御装置の試験方式

Info

Publication number
JPH01255346A
JPH01255346A JP63083851A JP8385188A JPH01255346A JP H01255346 A JPH01255346 A JP H01255346A JP 63083851 A JP63083851 A JP 63083851A JP 8385188 A JP8385188 A JP 8385188A JP H01255346 A JPH01255346 A JP H01255346A
Authority
JP
Japan
Prior art keywords
line
line control
control part
test
communication control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63083851A
Other languages
English (en)
Inventor
Koichi Nie
贄 浩一
Shinji Shihara
真二 紫原
Masahiro Kurita
栗田 真広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63083851A priority Critical patent/JPH01255346A/ja
Publication of JPH01255346A publication Critical patent/JPH01255346A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 通信制御装置の試験方式に関し、 回線品質の悪い環境に対応する機能を試験することを目
的とし、 複数の通信回線を同時に制御できる通信制御装置におい
て、第1の回線制御部と第2の回線制御部を折り返し接
続すると共に、第3の回線制御部の送信データ同期用タ
イミング信号出力を前記折り返し接続線の一部または全
部に接続し、第2の回線制御部より試験データを送信し
、第1の回線制御部における受信データに対応する誤り
検出機能ならびに回復手順を試験するよう構成する。
〔産業上の利用分野〕
本発明は通信制御装置の試験方式に係り、特に回線品質
の悪い環境を想定した試験方式に関する。
〔従来の技術〕
従来、通信制御装置を開発し、その試験を行う場合、単
体機能試験の後、第6図(a)に示すような対向による
試験、或いは同図(b)に示すような折り返しによる試
験を行っているが、どちらも試験される側の局に、相手
側の局より様々なデータを流すことにより、または試験
される側の局より送出されたデータを相手側の局で受信
しチエツクすることにより行われている。図において、
1.1’は通信制御装置を示し、2.2゛ は電子計算
機を示す。
〔発明が解決しようとする課題〕
実際の回線は回線品質が悪い場合があり、回線に接続さ
れているデータ回線終端装置(D CE)(アナログ回
線ではモデム、ディジタル回線では1”)SU)の送受
信信号はノイズ等によって乱され、通信制御装置との送
受信データはもとより、他のインタフェース信号も乱れ
る場合がでてくる。
この回線品質が悪い場合を想定した試験は、単体機能試
験で行われる部分も多いが、実回線(若しくは擬似回線
)を使用した試験も必要である。
通信制御装置の、悪い回線品質を想定した試験は、誤り
(エラー)検出機能および回復(リカバリ)手順を試験
するのが主眼である。誤り検出機能は、受信されたデー
タに誤りがあることをCRC(巡回冗長検査)コード等
により検出する機能であり、回復手順は受信データに誤
りの検出されたとき再送訂正等を行う手順である。
この回線品質を劣化させるためには、第7図に示すよう
に、従来は、必要な機器の数が多く、ノイズ発生装置等
の別装置が必要であるという問題点があった。
本発明が解決しようとする課題は、このような従来の問
題点を解消した試験方式を提供することにある。
〔課題を解決するための手段〕
第1図は、本発明の通信制御装置の試験方式の原理ブロ
ック図を示す。
図において、1は試験対象の通信制御装置であり、複数
の通信回線を同時に制御する機能を持つ。
10は共通制御部である。
11は第1の回線制御部であり、12は第2の回線制御
部であり、13は第3の回線制御部である。
14は第1の回線制御部11と第2の回線制御部12を
接続する折り返し線である。
15は妨害信号線であり、第3の回線制御部からの送信
データ同期用タイミング信号出力から折り返し線14の
うちの所定の線に接続される。
〔作 用〕
本発明では、通信制御装置の複数の回線制御部のうちの
任意の二つを折り返し接続し、もう一つの回線制御部の
送信データ同期用タイミング信号を利用して、これを上
記の折り返し線のうちの回線品質により乱れると考えら
れる受信データその他の線に接続する。
通信制御装置の送信データ同期用タイミング信号は、回
線速度に応じて任意に設定できるようになっているので
、これを変えることにより種々のパターンで信号を乱す
ことができる。例えば、折り返し回線の速度を9.60
0ビット/秒とし、加えるタイミング信号の速度を60
0ビット/秒とし、これをCD線に加えたとすると、同
期1.67 m5ecのクロックがCD線に入ることに
なり、CD線は0.833 m5ec毎にオン/オフを
繰り返すことになる。
本発明によれば、他の装置を用いることなく、通信制御
装置の持つ機能のみを利用して回線品質の悪い場合を想
定した試験を行うことができる。
〔実施例〕
以下第2図〜第5図に示す実施例により、本発明をさら
に具体的に説明する。
第2図は、本発明の一実施例の構成を示す図である。
本実施例は、データ回線終端装置(D CE)がモデム
である場合の構成である。
通信制御装置とモデムとのインタフェースは、第3図に
示すようになっており、各信号線の名称、略号および機
能は第4図に示すように定められている。
第2図において、1は通信制御装置である。
14は、通信制御装置lの第1回線制御部と第2回線制
御部を折り返し接続する線である。折り返し接続線は、
それぞれ相互にSD(送信データ)とRD(受信データ
)、ST+(送信信号エレメントタイミング)とRT(
受信信号エレメントタイミング)を接続し、ER(デー
タ端末レディ)とDR(データセットレディ)を自回線
折り返しとし、R3(送信要求)とC3(送信可)を自
回線折り返しとして相手回線CD(データチャネル受信
キャリア検出)と接続する。
15は、第3回線制御部の5TY(送信信号エレメント
タイミング)から第1回線制御部のRD(受信データ)
、CD(データチャネル受信キャリア検出)およびRT
(受信信号エレメントタイミング)に入る折り返し線に
接続される妨害信号線である。
16は妨害信号線15を切り換えるスイッチである。
モデムから通信制御送出に来る信号のうち、RD、CD
およびRTが回線品質により乱れると考えられる。
この接続を行った後、第2回線制御部より所定の試験デ
ータを送信し、第3回線制御部のS T +の速度を適
当に設定しスイッチ16を開閉して、第1回線制′41
■部において受信される信号について、誤り検出および
回復手順が所期のとおり行われるかを試験する。
第5図は、本発明の一実施例において使用した試験用ケ
ーブルの外観を示す図である。
[発明の効果] 以上説明のように本発明によれば、別装置を必要とせず
に、安価に通信制御装置の試験を行うことができ、その
実用上の効果は極めて大である。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明の一実施例の構成を示す図、第3図は通
信制御装置とモデムのインタフェースを示す図、 第4図は通信制御装置モデム間インタフェース線の内容
を示す図、 第5図は本発明の一実施例の試験用ケーブルの外観図、 第6図は対向試験と折り返し試験を示す図、第7図は従
来例による回線品質劣化法を示す図である。 図面において、 l、1゛ は通信制御装置、 2.2°は電子計算機、 3はモデムまたはDCE、  10は共通制御部、11
、12.13は各回線制御部、14は折り返し線、15
は妨害信号線、      16はスイッチ、をそれぞ
れ示す。 y 第1図 第  2  図 通信制御装置とモデムのインタフェースを示す7第  
 3   図 *:いずれカ一方を(!I!J量1する通信”#J2モ
デム間インタフェース線の内容を示ず7第    4 
   図 第   5   図 対向 試験 (a) 折り返し試験 (b) 対向試験と折り返し試験を示す図

Claims (1)

  1. 【特許請求の範囲】 複数の通信回線を同時に制御できる通信制御装置(1)
    において、 第1の回線制御部(11)と第2の回線制御部(12)
    を折り返し接続すると共に、 第3の回線制御部(13)の送信データ同期用タイミン
    グ信号出力を前記折り返し接続線の一部または全部に接
    続し、 第2の回線制御部(11)より試験データを送信し、第
    1の回線制御部(12)における受信データに対応する
    誤り検出機能ならびに回復手順を試験するよう構成した
    ことを特徴とする通信制御装置の試験方式。
JP63083851A 1988-04-05 1988-04-05 通信制御装置の試験方式 Pending JPH01255346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63083851A JPH01255346A (ja) 1988-04-05 1988-04-05 通信制御装置の試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63083851A JPH01255346A (ja) 1988-04-05 1988-04-05 通信制御装置の試験方式

Publications (1)

Publication Number Publication Date
JPH01255346A true JPH01255346A (ja) 1989-10-12

Family

ID=13814199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63083851A Pending JPH01255346A (ja) 1988-04-05 1988-04-05 通信制御装置の試験方式

Country Status (1)

Country Link
JP (1) JPH01255346A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG87734A1 (en) * 1993-09-22 2002-04-16 Ascom Infrasys Ag Process for assessing the transmission quality of a speech transmission line

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG87734A1 (en) * 1993-09-22 2002-04-16 Ascom Infrasys Ag Process for assessing the transmission quality of a speech transmission line

Similar Documents

Publication Publication Date Title
EP1606713A2 (en) A high performance serial bus testing methodology
US6914884B2 (en) Communication control circuit
JP3952780B2 (ja) 信号送受信装置、回路、およびループバックテスト方法
JPH01255346A (ja) 通信制御装置の試験方式
JPS6284646A (ja) デイジタル加入者線伝送品質の評価試験方式
JP3445443B2 (ja) 通信制御方法
JPS62206946A (ja) リモ−トテスト回路
JP2792357B2 (ja) 遠方監視制御装置
JPS63108828A (ja) デイジタル回線の監視方法
JPH03232040A (ja) データ処理装置
JPS6175651A (ja) 変復調装置
JP3549702B2 (ja) バス制御回路及びその試験方法
JP2644558B2 (ja) 通信装置の試験装置および試験方法
SU1446623A1 (ru) Устройство дл контрол принимаемой информации
JPS6260860B2 (ja)
JPH02119335A (ja) インタフェース回路
JPS6198046A (ja) デ−タ通信制御装置の試験方法
JPH056817B2 (ja)
JPH036953A (ja) Isdn通信制御装置
JPH03171942A (ja) データ送受信方式
JPH0556048A (ja) 多重化バス間中継システム
JPH034623A (ja) 直列データ伝送システム
JPH0471380B2 (ja)
JPH0530076A (ja) 伝送路の試験制御方式
JPS63222548A (ja) デ−タ伝送試験装置