JPH01255234A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01255234A JPH01255234A JP63083802A JP8380288A JPH01255234A JP H01255234 A JPH01255234 A JP H01255234A JP 63083802 A JP63083802 A JP 63083802A JP 8380288 A JP8380288 A JP 8380288A JP H01255234 A JPH01255234 A JP H01255234A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor element
- electrode pad
- passivation film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000002161 passivation Methods 0.000 claims abstract description 17
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 7
- 229910001069 Ti alloy Inorganic materials 0.000 claims abstract description 5
- 229910000756 V alloy Inorganic materials 0.000 claims abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 19
- 229910052720 vanadium Inorganic materials 0.000 claims description 10
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical group [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 18
- 230000002265 prevention Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 abstract 22
- 239000012790 adhesive layer Substances 0.000 abstract 1
- 238000006073 displacement reaction Methods 0.000 abstract 1
- 230000003449 preventive effect Effects 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910026551 ZrC Inorganic materials 0.000 description 1
- OTCHGXYCWNXDOA-UHFFFAOYSA-N [C].[Zr] Chemical compound [C].[Zr] OTCHGXYCWNXDOA-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05172—Vanadium [V] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85203—Thermocompression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は半導体装置、特に銅系のワイヤをボンディン
グワイヤとして用いる半導体装置の電極の改良に関する
。
グワイヤとして用いる半導体装置の電極の改良に関する
。
(従来の技術)
トランジスタ、ダイオード等の個別半導体装置は、チッ
プ上の半導体素子をリードフレーム上にダイボンディン
グし、かつチップ上の電極パッドに対して金属ワイヤを
ボンディングすることにより配線される。
プ上の半導体素子をリードフレーム上にダイボンディン
グし、かつチップ上の電極パッドに対して金属ワイヤを
ボンディングすることにより配線される。
第2図(a)はワイヤボンディングが行われる前の従来
の半導体装置の断面図である。リードフレーム上O上に
半導体素子(チップ) 11が接合されている。上記素
子l【には絶縁膜I2が形成されており、この絶縁膜1
2の開口部にはアルミニウム層による電極パッド13が
形成されている。さらにこの電極パッド13の周辺上に
はリン争ケイ酸ガラス膜(PSG膜)からなるパッシベ
ーション膜14が形成されている。このような電極パッ
ド■3上に第2図(b)に示すように例えば銅ワイヤ1
5がボンディングされる。
の半導体装置の断面図である。リードフレーム上O上に
半導体素子(チップ) 11が接合されている。上記素
子l【には絶縁膜I2が形成されており、この絶縁膜1
2の開口部にはアルミニウム層による電極パッド13が
形成されている。さらにこの電極パッド13の周辺上に
はリン争ケイ酸ガラス膜(PSG膜)からなるパッシベ
ーション膜14が形成されている。このような電極パッ
ド■3上に第2図(b)に示すように例えば銅ワイヤ1
5がボンディングされる。
ところで、従来装置では電極パッド13がアルミニウム
による層のみで構成されている。このため、ワイヤボン
ディング時の圧力により、パッド13が変形し、銅ワイ
ヤが直接、素子11に接合される恐れがある。このよう
な場合には、接合部における電気的特性の劣化、長時間
の使用による電気的特性の変動、等の致命的な不良が生
じる。
による層のみで構成されている。このため、ワイヤボン
ディング時の圧力により、パッド13が変形し、銅ワイ
ヤが直接、素子11に接合される恐れがある。このよう
な場合には、接合部における電気的特性の劣化、長時間
の使用による電気的特性の変動、等の致命的な不良が生
じる。
さらに、ワイヤボンディング時に位置ずれが生じ、銅ワ
イヤ15がパッシベーション膜14に乗った状態でボン
ディングが行われると、銅ワイヤ15が硬いためにバッ
シベ〜ジョン膜14が破壊されやすく、半導体素子11
自体にダメージが発生してしまう。これは、パッシベー
ション膜■4を構成するリン・ケイ酸ガラス膜と半導体
素子11を構成するシリコンとの線膨脹係数が異なって
いるためであり、このような構成では、熱サイクルを繰
返すことにより、半導体素子11自体にダメージやクラ
ックが発生するという欠点がある。
イヤ15がパッシベーション膜14に乗った状態でボン
ディングが行われると、銅ワイヤ15が硬いためにバッ
シベ〜ジョン膜14が破壊されやすく、半導体素子11
自体にダメージが発生してしまう。これは、パッシベー
ション膜■4を構成するリン・ケイ酸ガラス膜と半導体
素子11を構成するシリコンとの線膨脹係数が異なって
いるためであり、このような構成では、熱サイクルを繰
返すことにより、半導体素子11自体にダメージやクラ
ックが発生するという欠点がある。
(発明が解決しようとする課題)
従来の半導体装置の電極パッドの構成ではワイヤボンデ
ィング時の圧力により、電極パッドが変形して銅ワイヤ
が直接、半導体素子に接合される恐れがある。これによ
り、接合部における電気的特性の劣化、長時間の使用に
よる電気的特性の変動、等の致命的な不良が生じる欠点
がある。また、ワイヤボンディング時の位置ずれにより
、銅ワイヤがパッシベーション膜に乗った状態でボンデ
ィングが行われると、従来のパッシベーション膜では、
銅ワイヤによる破損が生じやすく、半導体素子自体にも
ダメージを与えやすい。従って、熱サイクルを繰返すこ
とにより、半導体素子自体にダメージやクラックが発生
するという欠点がある。
ィング時の圧力により、電極パッドが変形して銅ワイヤ
が直接、半導体素子に接合される恐れがある。これによ
り、接合部における電気的特性の劣化、長時間の使用に
よる電気的特性の変動、等の致命的な不良が生じる欠点
がある。また、ワイヤボンディング時の位置ずれにより
、銅ワイヤがパッシベーション膜に乗った状態でボンデ
ィングが行われると、従来のパッシベーション膜では、
銅ワイヤによる破損が生じやすく、半導体素子自体にも
ダメージを与えやすい。従って、熱サイクルを繰返すこ
とにより、半導体素子自体にダメージやクラックが発生
するという欠点がある。
この発明は上記事情を考慮してなされたもので、その目
的は、ワイヤボンディング時に半導体素子にダメージを
与えない半導体装置を提供することにある。
的は、ワイヤボンディング時に半導体素子にダメージを
与えない半導体装置を提供することにある。
[発明の構成]
(課題を解決するための手段)
この発明の半導体装置は、半導体素子と、この半導体素
子上に形成され、第1層目がアルミニウム層もしくはア
ルミニウム合金層、第2層目がバナジウム層もしくはバ
ナジウム合金層あるいはチタン層もしくはチタン合金層
、第3層目がアルミニウム層もしくはアルミニウム合金
層で構成された電極パッドと、この電極パッド上に形成
され線膨脹係数が上記素子を構成する部材とほぼ等しい
部材で構成されたパッシベーション膜とから構成される
。
子上に形成され、第1層目がアルミニウム層もしくはア
ルミニウム合金層、第2層目がバナジウム層もしくはバ
ナジウム合金層あるいはチタン層もしくはチタン合金層
、第3層目がアルミニウム層もしくはアルミニウム合金
層で構成された電極パッドと、この電極パッド上に形成
され線膨脹係数が上記素子を構成する部材とほぼ等しい
部材で構成されたパッシベーション膜とから構成される
。
(作用)
半導体素子の電極を3層構造にすることにより、ワイヤ
ボンディング時において、3層目は銅ワイヤとの接合層
、2層目は銅ワイヤ接合時のダメージ防止層、1層目は
歪み緩和層として作用する。さらに、線膨脹係数を考慮
したパッシベーション膜は、ワイヤボンディング時の位
置ずれに対する半導体素子へのダメージ防止を図ってい
る。
ボンディング時において、3層目は銅ワイヤとの接合層
、2層目は銅ワイヤ接合時のダメージ防止層、1層目は
歪み緩和層として作用する。さらに、線膨脹係数を考慮
したパッシベーション膜は、ワイヤボンディング時の位
置ずれに対する半導体素子へのダメージ防止を図ってい
る。
(実施例)
以下、図面を参照してこの発明を実施例により説明する
。
。
第1図(a)はこの発明の半導体装置の断面図であり、
ワイヤボンディングが行われる前のちのである。リード
フレーム1上に半導体素子(チップ)2が接合されてい
る。上記素子2には絶縁膜3が形成されており、この絶
縁膜3の開口部には第1層目がアルミニウム層4、第2
層目がバナジウム層5、第3層目がアルミニウム層6で
構成された電極パッド7が形成されている。さらにこの
電極パッド7の周辺上にはシリコン窒化膜からなるバッ
シベーンヨン膜8が形成されている。
ワイヤボンディングが行われる前のちのである。リード
フレーム1上に半導体素子(チップ)2が接合されてい
る。上記素子2には絶縁膜3が形成されており、この絶
縁膜3の開口部には第1層目がアルミニウム層4、第2
層目がバナジウム層5、第3層目がアルミニウム層6で
構成された電極パッド7が形成されている。さらにこの
電極パッド7の周辺上にはシリコン窒化膜からなるバッ
シベーンヨン膜8が形成されている。
上記3層構造の電極パッド7は蒸着法により形成し、厚
さはそれぞれ、アルミニウム層4は0.3〜2.0μm
程度、バナジウム層5は0.1〜1μm程度、そして、
アルミニウム層6は0.5〜3.5μm程度に形成する
。一方、アルミニウム層6上のパッシベーション膜8(
シリコン窒化膜)はプラズマCVD (化学気相成長)
法により、厚さ0,5〜1.6μm程度に形成する。こ
のような工程後、半導体素子ごとにカットした後、リー
ドフレーム1に接合する。
さはそれぞれ、アルミニウム層4は0.3〜2.0μm
程度、バナジウム層5は0.1〜1μm程度、そして、
アルミニウム層6は0.5〜3.5μm程度に形成する
。一方、アルミニウム層6上のパッシベーション膜8(
シリコン窒化膜)はプラズマCVD (化学気相成長)
法により、厚さ0,5〜1.6μm程度に形成する。こ
のような工程後、半導体素子ごとにカットした後、リー
ドフレーム1に接合する。
次に、上記電極パッド7上に第1図(b)に示すように
例えば銅ワイヤ9がボンディングされる。
例えば銅ワイヤ9がボンディングされる。
この工[呈では、上工己リードフレーム1を200〜4
50℃に加熱し、銅ワイヤ9が熱圧着もしくは超音波振
動により、電極パッド7と接合される。
50℃に加熱し、銅ワイヤ9が熱圧着もしくは超音波振
動により、電極パッド7と接合される。
このとき、図示のように最上層のアルミニウム層6は変
形するが、バナジウム層5はほとんど変形しない。しか
も、バナジウム層5下にはアルミニウム層3が一定厚さ
を維持しているので、接合時のダメージが緩和できる。
形するが、バナジウム層5はほとんど変形しない。しか
も、バナジウム層5下にはアルミニウム層3が一定厚さ
を維持しているので、接合時のダメージが緩和できる。
また、ワイヤボンディング時に位置ずれを起こしても、
パッシベーション膜8はシリコン窒化膜により形成され
、線膨脹係数がシリコンとほぼ同一であるので、耐熱、
耐衝撃性が従来のものより向上している。従って、半導
体素子2に与えるダメージは大幅に減少される。
パッシベーション膜8はシリコン窒化膜により形成され
、線膨脹係数がシリコンとほぼ同一であるので、耐熱、
耐衝撃性が従来のものより向上している。従って、半導
体素子2に与えるダメージは大幅に減少される。
上記発明の半導体装置を従来のものと比較したテスト結
果を述べる。同一条件で高温及び低温に対する熱サイク
ルテストを行った結果、従来の半導体装置では200回
で約20%が不良となり、さらに400回では約40%
が不良となったのに対し、この発明の半導体装置では4
00回でも不良が発生しなかった。一方、電極パッド7
と銅ワイヤ9を接合する際、ワイヤのボンディング位置
を正常位置から50%ずらして接合した結果、従来の半
導体装置では20〜50%の電気的不良が発生したが、
この発明の半導体装置の不良発生率は0.1%以下であ
った。さらに、高温高湿放置1000時間での電気的特
性不良発生率を比較した結果、従来の半導体装置では7
0%程度であるのに対し、この発明の半導体装置では0
.2%以下であった。
果を述べる。同一条件で高温及び低温に対する熱サイク
ルテストを行った結果、従来の半導体装置では200回
で約20%が不良となり、さらに400回では約40%
が不良となったのに対し、この発明の半導体装置では4
00回でも不良が発生しなかった。一方、電極パッド7
と銅ワイヤ9を接合する際、ワイヤのボンディング位置
を正常位置から50%ずらして接合した結果、従来の半
導体装置では20〜50%の電気的不良が発生したが、
この発明の半導体装置の不良発生率は0.1%以下であ
った。さらに、高温高湿放置1000時間での電気的特
性不良発生率を比較した結果、従来の半導体装置では7
0%程度であるのに対し、この発明の半導体装置では0
.2%以下であった。
このように電極パッド7の構成をアルミニウム層4、バ
ナジウム層5、アルミニウム層6の3層構造にすること
によって、銅ワイヤ9接合時の半導体素子へのダメージ
の影響が大幅に減少する。
ナジウム層5、アルミニウム層6の3層構造にすること
によって、銅ワイヤ9接合時の半導体素子へのダメージ
の影響が大幅に減少する。
しかも、電気抵抗は従来のものと比べてほとんど変わら
ない。また、パッシベーション膜8を形成するシリコン
窒化膜は銅ワイヤ9のダメージ防止だけでなく、アルカ
リイオン等の外部汚染防止にも効果があるという利点が
ある。
ない。また、パッシベーション膜8を形成するシリコン
窒化膜は銅ワイヤ9のダメージ防止だけでなく、アルカ
リイオン等の外部汚染防止にも効果があるという利点が
ある。
なお、この発明は上記実施例に限定されるものではなく
種々の変形が可能であることはいうまでもない。上記実
施例ではアルミニウム層の間に形成する金属層としてバ
ナジウムを用いたが、この金属層はアルミニウムより硬
く、しかも電気抵抗に影響のないものであればよく、例
えばバナジウム合金、チタンもしくはチタン合金を用い
てもよい。また、パッシベーション膜8もシリコン窒化
膜に限定されるものではなく、例えば、炭化ケイ素や炭
化ジルコニウムにより形成してもよい。
種々の変形が可能であることはいうまでもない。上記実
施例ではアルミニウム層の間に形成する金属層としてバ
ナジウムを用いたが、この金属層はアルミニウムより硬
く、しかも電気抵抗に影響のないものであればよく、例
えばバナジウム合金、チタンもしくはチタン合金を用い
てもよい。また、パッシベーション膜8もシリコン窒化
膜に限定されるものではなく、例えば、炭化ケイ素や炭
化ジルコニウムにより形成してもよい。
[発明の効果]
以上詳述したようにこの発明によれば、ワイヤボンディ
ングによるダメージが少ない半導体装置が提供できる。
ングによるダメージが少ない半導体装置が提供できる。
第1図(a)及び(b)はこの発明にかかる半導体装置
の断面図、第2図(a)及び(b)は従来の半導体装置
の断面図である。 1・・・リードフレーム、2・・・半導体素子、3・・
・シリコン酸化膜、4.6・・・アルミニウム層、5・
・・バナジウム層、7・・・電極パッド、8・・・パッ
シベーション膜、9・・・銅ワイヤ。 出願人代理人 弁理士 鈴江武彦
の断面図、第2図(a)及び(b)は従来の半導体装置
の断面図である。 1・・・リードフレーム、2・・・半導体素子、3・・
・シリコン酸化膜、4.6・・・アルミニウム層、5・
・・バナジウム層、7・・・電極パッド、8・・・パッ
シベーション膜、9・・・銅ワイヤ。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- 【特許請求の範囲】 半導体素子と、 上記半導体素子上に形成され、第1層目がアルミニウム
層もしくはアルミニウム合金層、第2層目がバナジウム
層もしくはバナジウム合金層あるいはチタン層もしくは
チタン合金層、第3層目がアルミニウム層もしくはアル
ミニウム合金層で構成された電極パッドと、 上記電極パッド上に形成され線膨脹係数が上記素子を構
成する部材とほぼ等しい部材で構成されたパッシベーシ
ョン膜と を具備したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63083802A JPH01255234A (ja) | 1988-04-05 | 1988-04-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63083802A JPH01255234A (ja) | 1988-04-05 | 1988-04-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01255234A true JPH01255234A (ja) | 1989-10-12 |
JPH0533823B2 JPH0533823B2 (ja) | 1993-05-20 |
Family
ID=13812792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63083802A Granted JPH01255234A (ja) | 1988-04-05 | 1988-04-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01255234A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2362510B (en) * | 1999-12-20 | 2003-07-02 | Lucent Technologies Inc | Wire bonding method for copper interconnects in semiconductor devices |
DE102006044691A1 (de) * | 2006-09-22 | 2008-03-27 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren zum Herstellen |
JP2010258286A (ja) * | 2009-04-27 | 2010-11-11 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2013089630A (ja) * | 2011-10-13 | 2013-05-13 | Hitachi Chemical Co Ltd | 半導体パッケージ及びその製造方法 |
JP2014021065A (ja) * | 2012-07-23 | 2014-02-03 | Denso Corp | 物理量センサ |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58212169A (ja) * | 1982-06-04 | 1983-12-09 | Toshiba Corp | 三層電極構造を有する半導体装置 |
-
1988
- 1988-04-05 JP JP63083802A patent/JPH01255234A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58212169A (ja) * | 1982-06-04 | 1983-12-09 | Toshiba Corp | 三層電極構造を有する半導体装置 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2362510B (en) * | 1999-12-20 | 2003-07-02 | Lucent Technologies Inc | Wire bonding method for copper interconnects in semiconductor devices |
US6790757B1 (en) | 1999-12-20 | 2004-09-14 | Agere Systems Inc. | Wire bonding method for copper interconnects in semiconductor devices |
DE102006044691A1 (de) * | 2006-09-22 | 2008-03-27 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren zum Herstellen |
US8076238B2 (en) | 2006-09-22 | 2011-12-13 | Infineon Technologies Ag | Electronic device and method for production |
DE102006044691B4 (de) * | 2006-09-22 | 2012-06-21 | Infineon Technologies Ag | Verfahren zum Herstellen einer Anschlussleitstruktur eines Bauelements |
US8552571B2 (en) | 2006-09-22 | 2013-10-08 | Infineon Technologies Ag | Electronic device and method for production |
US9368447B2 (en) | 2006-09-22 | 2016-06-14 | Infineon Technologies Ag | Electronic device and method for production |
US9754912B2 (en) | 2006-09-22 | 2017-09-05 | Infineon Technologies Ag | Electronic device and method for production |
JP2010258286A (ja) * | 2009-04-27 | 2010-11-11 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2013089630A (ja) * | 2011-10-13 | 2013-05-13 | Hitachi Chemical Co Ltd | 半導体パッケージ及びその製造方法 |
JP2014021065A (ja) * | 2012-07-23 | 2014-02-03 | Denso Corp | 物理量センサ |
Also Published As
Publication number | Publication date |
---|---|
JPH0533823B2 (ja) | 1993-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0482183B2 (ja) | ||
JPH0332912B2 (ja) | ||
JPH01255234A (ja) | 半導体装置 | |
US11270971B2 (en) | Semiconductor device and method of manufacturing the same | |
JPS63244747A (ja) | 樹脂封止型集積回路装置及びその製造方法 | |
JPH03235360A (ja) | 樹脂封止型半導体装置 | |
JPS615561A (ja) | 半導体装置 | |
JPS63252457A (ja) | 半導体整流素子 | |
JP3211455B2 (ja) | ガラス部品の接合構造 | |
JPH01283855A (ja) | 半導体装置 | |
JPH0218955A (ja) | 半導体装置用リードフレーム | |
JPH0546978B2 (ja) | ||
JP2531445B2 (ja) | ガラス封止型icパッケ―ジ | |
JP2911409B2 (ja) | 半導体装置 | |
JPH01135052A (ja) | 半導体装置およびその製造方法 | |
JPH04278548A (ja) | 樹脂封止型半導体装置 | |
JP6208098B2 (ja) | 半導体素子接続ユニットおよびそれを備えた力学量測定装置 | |
JPH0511661B2 (ja) | ||
JPS61230383A (ja) | 半導体センサ | |
JPS6269541A (ja) | Ic用リ−ドフレ−ム | |
JPS6345846A (ja) | セラミツク接合用リ−ドフレ−ムおよびこれを用いてセラミツクタイプ半導体装置を製造する方法 | |
JPH02285649A (ja) | 半導体装置 | |
JPH01133337A (ja) | 樹脂封止型半導体装置 | |
JPH01296647A (ja) | 樹脂封止形半導体装置 | |
JPS63310141A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |