JPS6345846A - セラミツク接合用リ−ドフレ−ムおよびこれを用いてセラミツクタイプ半導体装置を製造する方法 - Google Patents

セラミツク接合用リ−ドフレ−ムおよびこれを用いてセラミツクタイプ半導体装置を製造する方法

Info

Publication number
JPS6345846A
JPS6345846A JP18941286A JP18941286A JPS6345846A JP S6345846 A JPS6345846 A JP S6345846A JP 18941286 A JP18941286 A JP 18941286A JP 18941286 A JP18941286 A JP 18941286A JP S6345846 A JPS6345846 A JP S6345846A
Authority
JP
Japan
Prior art keywords
ceramic
bonding
alloy
lead frame
kovar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18941286A
Other languages
English (en)
Inventor
Takayuki Oota
太田 隆之
Tomio Iizuka
飯塚 富雄
Nobuo Sato
伸雄 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP18941286A priority Critical patent/JPS6345846A/ja
Publication of JPS6345846A publication Critical patent/JPS6345846A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、セラミック接合用リードフレームおよびこれ
を用いてセラミックタイプ半導体装置を製造する方法に
関する。
〈従来技術およびその問題点〉 高級IC装置には高信頼性が要求されており、そのため
実装においては、ハーメチックシールに準じて低融点ガ
ラスセラミックパッケージ等が使用されている。
ガラス封止型IC装置は、第3図に示すように、プレス
打抜き加工、エツチング加工等により所定の形状に成形
された金属製(例えば42アロイ製)リードフレーム1
′を外部リードおよび内部配線に用いるものであり、セ
ラミック基板4上に搭載するIC素子7の各電極と、対
応するリードフレーム1′のインナリードとをAIl等
のワイヤ6にてワイヤボンディングして電気的接続を行
ない、このリードフレーム1′の両面側を、例えばアル
ミナ、ムライト等から成るセラミック基板4とセラミッ
ク製(例えばSiC製)キャップ5とで被冠し、リード
フレーム1′ とセラミック基板4、セラミック製キャ
ップ5との接合部に低融点ガラス11を介在させてIC
パッケージの封止を行なっている。なお、図中12はA
l203材である。
しかしながら、このガラス封止型IC装置は、樹脂封止
型と比較すると封止性に優れているが、ハーメチックシ
ールの場合と比較すると低融点ガラスを通じて外部から
の湿分の浸入がみられ、IC装置の信頼性が低下すると
いう問題がある。
そこで、これに対処するため、第4図に示すように、4
270イよりもさらにセラミックとの熱膨張係数の整合
性に優れたコバール材を用いてリードフレーム1を形成
し、さらに、セラミック材(基板4、キャップ5)とコ
バール材(リードフレーム1)とをガラスでな(Al−
Si合金材3にて加熱、接合することが検討されている
しかし、かかる従来例においては、コバール材(リード
フレーム1)とAl1−Si合金材3との接合時の応力
緩和が十分に行なわれず、割れが発生しやすい。その原
因は、金属的に、コバール材(リードフレーム1)の結
晶粒界へA旦−Si合金材3の金属元素が侵入し、割れ
を促進させるものと思われる。
また、コバール材(リードフレーム1)とセラミック材
(基板4、キャップ5)との接合のたびにAl−Si合
金材3を接合部に介在させなければならず、作業性が悪
く、手間がかかる等の問題がある。
〈発明の目的〉 本発明は上記事情に鑑みてなされたもので、従来技術の
欠点を解消し、セラミック基板およびセラミック製キャ
ップとリードフレームとの接合を良好にせしめ、かつ作
業効率性の良いセラミック接合用リードフレームおよび
これを用いてセラミックタイプ半導体装置を製造する方
法を提供することを目的とする。
〈発明の構成〉 本発明の第1の態様によれば、コバール材の両面対向箇
所にニッケル、錫、インバーもしくはチタンのいずれか
IMiの金属材をそれぞれ有し、かつこの金属材上面に
In −Si合金材をそれぞれ有して5層クラッド部を
所定間隔離隔して有することを特徴とするセラミック接
合用リードフレームが提供される。
本発明の第2の態様によれば、セラミック製基板とセラ
ミック製キャップとの間に、半導体集積回路素子の対応
する各電極と配線を行なう複数のリード部を有するリー
ドフレームを封止して成るセラミックタイプ半導体装置
を製造するにおいて、コバール材の両面対向箇所にニッ
ケル、錫、インバーもしくはチタンのいずれか1種の金
属材をそれぞれ有し、かつこの金属材上面にAM −S
i合金材をそれぞれ有して5層クラッド部を所定間隔離
隔して有するセラミック接合用リードフレームを用怠し
、該セラミック接合用リードフレームを、その5層クラ
ッド部の一方のAl2−Si合金材をセラミック製基板
側に向けて接着し、かつ他方のAl−Si合金材上にセ
ラミック製キャップを接着することを特徴とするセラミ
ックタイプ半導体装置の製造方法が提供される。
以下、本発明の好適実施例について、第1および第2図
に基づいて説明する。
第1図は本発明の第1の態様に係るセラミック接合用リ
ードフレーム20の模式縦断面図で、コバール材1の両
面所定箇所、すなわち後述するセラミック接合部に金属
材2を、さらにこの金属材2の上面にそれぞJz/IL
−Si合金材3を被着して接合し、 八j2−Si合金
材3−金属材2−コバール材1−金属材2−AIL−S
i合金材3の5層クラッド部9を所定間隔離隔して形成
する。
この5層クラツド材9の形成方法はいかなる方法でもよ
く、例えばコバール材1、金属材2、Al−Si合金材
3をそれぞれ重ね合わせて加熱、圧着もしくは圧延圧着
して得る等の方法があり、要は5層クラッド部9の各層
間が、金属的に接合されていればよい。
金属材2としてニッケル、錫、インバー(Fe −36
%Ni合金)もしくはチタンのいずれか1種から成るも
のを使用すると、これら上述の4種の金属材によって、
+1−Si合金材3の金属元素がコバール材1へ侵入す
るのが防止されるため、従来例におけるような割れが発
生しない。このため、コバール材1とセラミック材との
接着性が良好となる。
金属材2としてニッケル材を用いると、上述の割れ防止
の他にAl2−Si合金材に対する接合性あるいはぬれ
性を増すことになる。ニッケル材の膜厚はコバール材0
.25mmに対し0.005〜0.1 mmがよい。0
.005 nm未満では接着強度不足となり、0.11
IIIO超では脆弱となる。
金属材2として銀材を用いると、割れ防止の他にぬれ性
、接合性を増すことになる。銀材の膜厚はコバール材0
.25mmに対し0.003〜0.01mmがよい。0
.00311101未満では接着強度不足となり、0.
旧111111 Mでは脆くなる。
金属材2としてインバー材を用いると、割れ防止の他に
ぬれ性、接合性を増し、さらに熱応力緩和効果を有する
。インバー材の膜厚はコバール材0.25 mmに対し
0.01NO,15nunがよい。0.01 mm未満
では接合強度不足となり、0.15 ml11超では実
用的でない。
金属材2としてチタン材を用いると、割れ防止の他に接
合性、ぬれ性を増すことになる。チタン材の膜厚はコバ
ール材0.25 mmに対し0.003〜0.01mm
がよい。0.003 mm未満では接合強度不足となり
、0.01 mm超では材料コストが高価となる。
このようにして、所定箇所に5層りラ?ド部9を形成し
てなるセラミック接合用リードフレーム20を、第2図
に示すようにIC装置に実装する。同図中、第3.4図
と同一部分は同一符号を付してその説明を省略する。
すなわち、パッケージの際、アルミナ、ムライト等のセ
ラミック基板4の接合部4a上に、セラミック接合用リ
ードフレーム20の所定箇所に形成された5層クラッド
部9のうちの一方の1−Si合金材3を搭載し、他方の
AJ!−Si合金材3上に、例えばSiCより成るセラ
ミック製キャップ5の接合部5aを例えば高融点半田(
Pb95%−5n5%)のような半田材10を介して接
合し、これらを加熱、圧着してパッケージの封止を行な
う。
すなわち、セラミック接合用リードフレーム20に形成
された5層クラッド部9の両面をそれぞれセラミック基
板4、セラミック製キャップ5の各接合部4a、5aに
当接し、半田材lOを介して加熱、接合するだけでパッ
ケージの封止ができるので、実装効率が大幅に向上する
。また5層クラッド部9は平坦度が良好なので、接着性
も向上し、製品品質の大幅な向上を図ることができる。
さらにセラミック接合用リードフレーム2oのコバール
材1とAl2−Si合金材3との間に金属材2が介在さ
れるので加熱接合時にAl −Si合金元素の一部がコ
バール材へ移行することもなく、割れ発生もなくなり、
製品品質が向上する。
〈実施例〉 次に、本発明を実施例に基づいて説明する。
[実施例] コバール材の両面にそれぞれ金属材およびAl2−Si
合金材を冷間圧延にて圧着して5層クラツド材を製造し
た。
この5層クラツド材を板厚5mffIの2枚のセラミッ
ク材の間に介在させ、加熱、圧着処理して接合させ、こ
のときの割れ発生率を調べた。
割れ発生率の評価方法は、相対的な比較により良(○印
)、不可(×印)、中間(△印)とした。
結果を表1に示す。
[比較例] 比較として、コバール材と2枚のセラミック材との間に
それぞれAl−Si合合材を介在させ、これを加熱、圧
着し、このときの割れ発生率を調べた。
評価方法は実施例と同様に行なった。
結果を表1に示す。
表   1 〈発明の効果〉 以上詳述したように本発明によれば、コバール材の所定
箇所両面に金属材−Al −Si合余材を設けてセラミ
ック接合用リードフレームを製造したので、該コバール
材と接合用セラミック材(基板およびキャップ)との間
の割れ発生が低く、従ってセラミック接合用リードフレ
ームとセラミック基板およびセラミック製キャップとの
接合が良好になされるという効果がある。
また、IC装置への実装においては、上述のように両面
所定箇所に金属材−Al1−Si合゛金材を設けたセラ
ミック接合用リードフレームをセラミック基板とセラミ
ック製キャップとで被冠し、封止部(接合部)を加熱、
圧着すればよいので、従来技術に比べ、作業効率が向上
し、手間が′h1からない等の効果がある。
【図面の簡単な説明】
第1図は本発明のセラミック接合用リードフレームの構
造模式縦断面図である。 第2図は本発明によるセラミックタイプIC装置の組立
縦断面図である。 第3図は従来例を示すガラス封止型IC装置の組立縦断
面図である。 第4図は従来例を示すセラミックタイプIC装置の組立
縦断面図である。 符号の説明 1・・・コバール材、 2・・・金属材、 3−−AIL−Si合金材、 4・・・セラミック基板、 5・・・セラミック製キャップ、 6・・・ボンディングワイヤ、 7−I C素子、 9−5層クラッド部、

Claims (2)

    【特許請求の範囲】
  1. (1)コバール材の両面対向箇所にニッケル、錫、イン
    バーもしくはチタンのいずれか1種の金属材をそれぞれ
    有し、かつこの金属材上面にAl−Si合金材をそれぞ
    れ有して5層クラッド部を所定間隔離隔して有すること
    を特徴とするセラミック接合用リードフレーム。
  2. (2)セラミック製基板とセラミック製キャップとの間
    に、半導体集積回路素子の対応する各電極と配線を行な
    う複数のリード部を有するリードフレームを封止して成
    るセラミックタイプ半導体装置を製造するにおいて、コ
    バール材の両面対向箇所にニッケル、錫、インバーもし
    くはチタンのいずれか1種の金属材をそれぞれ有し、か
    つこの金属材上面にAl−Si合金材をそれぞれ有して
    5層クラッド部を所定間隔離隔して有するセラミック接
    合用リードフレームを用意し、該セラミック接合用リー
    ドフレームを、その5層クラッド部の一方のAl−Si
    合金材をセラミック製基板側に向けて接着し、かつ他方
    のAl−Si合金材上にセラミック製キャップを接着す
    ることを特徴とするセラミックタイプ半導体装置の製造
    方法。
JP18941286A 1986-08-12 1986-08-12 セラミツク接合用リ−ドフレ−ムおよびこれを用いてセラミツクタイプ半導体装置を製造する方法 Pending JPS6345846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18941286A JPS6345846A (ja) 1986-08-12 1986-08-12 セラミツク接合用リ−ドフレ−ムおよびこれを用いてセラミツクタイプ半導体装置を製造する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18941286A JPS6345846A (ja) 1986-08-12 1986-08-12 セラミツク接合用リ−ドフレ−ムおよびこれを用いてセラミツクタイプ半導体装置を製造する方法

Publications (1)

Publication Number Publication Date
JPS6345846A true JPS6345846A (ja) 1988-02-26

Family

ID=16240834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18941286A Pending JPS6345846A (ja) 1986-08-12 1986-08-12 セラミツク接合用リ−ドフレ−ムおよびこれを用いてセラミツクタイプ半導体装置を製造する方法

Country Status (1)

Country Link
JP (1) JPS6345846A (ja)

Similar Documents

Publication Publication Date Title
JP3007023B2 (ja) 半導体集積回路およびその製造方法
US4784974A (en) Method of making a hermetically sealed semiconductor casing
JP3461829B2 (ja) 緩衝層を有する電力半導体素子
US5072280A (en) Resin sealed semiconductor device
US5235212A (en) Semiconductor device having a mechanical buffer
JPS61204953A (ja) ハ−メチツクシ−ルカバ−及びその製造方法
JP2006516361A (ja) 非セラミック系窓枠を有する半導体パッケージ
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
JP3928488B2 (ja) 半導体装置およびその製造方法
US4745036A (en) Jumper chip for semiconductor devices
CA1201211A (en) Hermetically sealed semiconductor casing
JPS6345846A (ja) セラミツク接合用リ−ドフレ−ムおよびこれを用いてセラミツクタイプ半導体装置を製造する方法
US4837928A (en) Method of producing a jumper chip for semiconductor devices
JP2000068396A (ja) ハーメチックシール用カバー
JPH11289040A (ja) リードフレーム及びこれを用いた半導体装置
JP3200488B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH0533823B2 (ja)
JP2937398B2 (ja) 封止型半導体装置の製造方法
JP2841259B2 (ja) 半導体素子用セラミック容器
JP3049410B2 (ja) 半導体パッケージ
JP2572092Y2 (ja) 半導体素子パッケージ
JP4123717B2 (ja) チップ型半導体素子の製造方法
JPH11186428A (ja) ハーメチックシールカバー
JPH04207056A (ja) マルチチップモジュール装置の製造方法とそれに用いるキャップ付枠体
JP2810551B2 (ja) 半導体パッケージ