JPH01243785A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフィールドメモリを用いた画像処理装置に係り
、特に１フィールドメモリシステムとピクチャ−インピ
クチャーシステムの同時動作時にアナログ・ディジタル
変換器（ＡＤＣ）の兼用化を図ることを可能とした画像
処理装置に関する。

〔従来の技術〕

半導体メモリの普及に伴ない、複数の映像信号源からの
映像信号を入力とし、これらを処理して特殊画面を得る
機能がテレビ受信機（ＴＶ）や磁気記録再生装置（ＶＴ
Ｒ）などの民生機器にも備えられるようになった。

従来のこの種の技術は、例えば、録画研究会。

竹内久晴他ｌ、昭和６０年１１月「フィールドメモリの
家庭用ＶＴＲへの応用」、やテレビ技術１９８６年８月
号、Ｐ、３９〜Ｐ、４６に記載のように、スローモーシ
ョン・サーチ等の可変速再生への応用は１フィールドシ
ステムとして構成されており、またテレビ画面に子画面
をはめ込むピクチャーインピクチャーもまた１つのシス
テムとなっていた。そのため、可変速再生を行いながら
その映像に対し子画面をはめ込むような、２つのシステ
ムが同時に動作するモードに関しては考慮されておらず
、２つのシステムを別々に用意する必要があった。

また、システムのコストダウンを図るためにＡＤＣ（ア
ナログ・ディジタル変換器）等の兼用化が考えられるが
、この場合には上記モードを禁止し、ＡＤＣ等を同時に
使用することがないようにしていた。

〔発明が解決しようとする課題〕

上記従来技術は、１フイ一ルド分のデータを記憶し、こ
れを映像として出力するｌフィールドメモリシステムと
ピクチャーインピクチャーシステムが同一セットに搭載
された場合の同時動作についての配慮がされておらず、
同時動作可能なシステムとする場合にはＡＤＣ（アナロ
グ・ディジタル変換器）をそれぞれのシステムに用意し
、あるいはＡＤＣを兼用化しコストダウンを図る場合に
は同時動作を禁止するシステムとしていた。

本発明の目的は、ＡＤＣの兼用化を図ると共に１フィー
ルドメモリシステムとピクチャーインピクチャーシステ
ムの同時動作を可能とした画像処理装置を提供すること
にある。

〔課題を解決するための手段〕

上記目的は、１フィールドメモリシステムのデータ書き
込みタイミングとピクチャーインピクチャーの書き込み
タイミングが重ならないように制御する手段を設け、そ
れぞれのシステムの書き込みタイミングに合わせてＡＤ
Ｃへの映像入力を切り換えることにより達成される。

〔作用〕

ピクチャーインピクチャーシステムにおける一方の映像
信号（親となる映像信号）のＴＶ画面上映像となって現
われないブランキング位置を示す信号により、ｌフィー
ルドメモリシステム及びピクチャーインピクチャーシス
テムの書き込みタイミングが互いに重ならないように制
御する。これによりそれぞれのシステムのＡＤＣ使用タ
イミングが重ならなくなるため、ＡＤＣの共用が可能と
なる。

〔実施例〕

以下、本発明の実施例を図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図であって、
１はシステムコントローラ、２はライトタイミング回路
、３．６は同期分離回路、４はフィールドメモリ回路、
５．ｌＯはＤＡＣ（ディジタル・アナログ変換器）、７
．１１はスイッチ、８はＡＤＣ（アナログ・ディジタル
変換器）、９はＰＩＦ　（ピクチャーインピクチャー）
回路、２０〜２４．２６〜３２は信号を示す。

同図の構成と動作について説明する。

いまここて、映像信号Ａ２４を親画面となる信号とし、
映像信号８２８は子画面、すなわち親画面の中に縮小し
た映像としてはめ込まれる信号とする。また、スイッチ
７は信号２２がハイレベルのときにはａ端子、Ｃ端子に
、ローレベルのときにはｂ端子、ｄ端子に接続されるも
のとする。スイッチ１１はＰＩＰ回路９からの子画面を
はめ込むべきタイミングを示す信号３２により、子画面
信号出力時にはｆ端子に、親画面信号出力時にはＣ端子
に接続される。

システムコントローラ１は、ライトタイミング回路２を
介してフィールドメモリ回路４にＡＤＣ８の出力信号を
書き込む（記憶する）よう指令する信号２０を出力する
。ライトタイミング回路２においては、映像信号Ａ２４
より同期分離回路３で検出された垂直同期信号２１を用
いて信号２０を波形成形し、１フィールドを単位とする
書き込み信号２２がつくられる。

信号２０をライトタイミング回路２が受け、書き込み信
号２２がハイレベルとなり、フィールドメモリ回路４は
ＡＤＣ８の出力信号を書き込みはじめる。また信号２２
がハイレベルになるとスイッチ７はａ端子、Ｃ端子に接
続される。フィールドメモリ回路４の出力信号２７はＡ
ＤＣ８に入力する映像信号のサンプリングクロックであ
る。従ってこの場合、映像信号Ａ２４がＡＤＣ８に入力
されるので、映像信号Ａ２４をＡＤＣ８においてクロッ
ク２７を用いてアナログ（８号からディジタル信号に変
換する。フィールドメモリ回路４は、このようにしてつ
くられたＡＤＣ８の出力信号を書き込む。

ライトタイミング回路２の出力信号２３は、信号２２が
ハイレベルのときにはローレベルとなる。

信号２３がローレベルのときＰＩＰ回路９はＡＤＣ８か
らの出力信号の縮小書き込みを停止する。

フィールドメモリ回路４は書き込んだデータを読み出し
、ＤＡＣ５を介してディジタル信号をアナログ信号に変
換してスイッチ１１のＣ端子に出力する。

ＰＩＦ回路９は、親画面となるＤＡＣ５の出力信号より
小画面をはめ込む位置を設定（例えばＤＡＣ５の出力信
号より垂直同期信号及び水平同期信号を分離し、これら
の信号を基準として子画面をはめ込む位置を設定）し、
その位置を示す信号３２を出力すると同時に、ＰＩＦ回
路９内に書き込まれているデータを読み出す。このデー
タはＤＡＣＩＯを介してスイッチ１１の端子ｆに入力す
る。スイッチ１１は信号３２により制御され、子画面を
はめ込むべき位置においてはｆ端子に、その他のときに
はＣ端子に接続される。

以上のようにして、信号２２がハイレベルのときにはフ
ィールドメモリ回路４は新しいデータを書き込み、ＤＡ
Ｃ５に出力し、ＰＩＦ回路９はこのとき信号２３がロー
レベルとなるため書き込みを停止し、信号２３がハイレ
ベルのときに書き込んだデータを子画面データとしてＤ
ＡＣＩＯに出力し、信号３２によりスイッチ１１におい
て２つのＤＡＣ５，１０のデータを選択して、親画面。

小画面出力とする。

次に、信号２００指令により信号２２がローレベルとな
った場合について説明する。

垂直同期信号２１により波形成形された信号２２がロー
レベルになると、フィールドメモリ回路４は書き込みを
停止し、書き込み停止以前に記憶したデータをＤＡＣ５
に出力する。またスイッチ７はｂ端子、ｄ端子に接続さ
れる。ＡＤＣ８に入力−する映像信号２６は映像信号Ａ
２４から映像信号８２８に、映像信号２６をサンプリン
グするためのクロック２９はクロック２７からクロック
３１にそれぞれ切り換わり、ＡＤＣ８の出力信号は映像
信号８２８（子画面となる映像信号）のデータとなる。

信号２２がローレベルのとき信号２３はハイレベルとな
り、ＰＩＦ回路９は書き込みの状態となる。ＰＮＰ回路
９は書き込みながら新しい子画面データをＤＡＣＩＯに
出力する。ＤＡＣ５はスイッチ１１のＣ端子に、ＤＡＣ
ＩＯはスイッチ１１のｆ端子に入力し、信号３２により
親画面の中に子画面がはめ込まれた映像信号となる。

以上のようにして、信号２２がハイレベルのときにはフ
ィールドメモリ回路４がＤＡＣ８を使用し、親画面とな
るべき映像信号Ａ２４を書き込み、信号２２がローレベ
ルのときにはＰＩＰ回路９がＡＤＣ８を使用し、映像信
号８２８より子画面となるデータを書き込む。これによ
り２つのシステムにより１つのＡＤＣ８を共用可能とな
る。

次に第２図、第３図を用いて第１図のライトタイミング
回路２の詳細な説明をする。

第２図は第１図におけるライトタイミング回路の一例の
詳細を示すブロック図、第３図は第２図の要部波形図で
ある。

第２図中４０．４１はＤＦＦ（Ｄフリップフロップ）、
４２はＯＲゲート、４５は信号である。

次に第２図の動作について説明する。

第１図のシステムコントローラ１より映像信号Ａ２４を
フィールドメモリ回路４に書き込むよう信号２０が出力
され、ローレベルからハイレベルに変化したとする。Ｄ
ＦＦ４０のＤ端子はハイレベルに固定されており、信号
２０がローレベルからハイレベルに変化するとＤＦＦ４
０のＱ出力はハイレベルとなる。このとき信号２２はロ
ーレベルとする。ＤＦＦ４０のＱ出力はＯＲゲート４２
を通過し、ＯＲゲート４２の出力側の信号４５はローレ
ベルからハイレベルになる。ＤＦＦ４１のＤ端子がハイ
レベルとなったため、第１図の同期分離回路３からの信
号２１の入力によりＤＦＦ４１（７）Ｑ出力（信号２２
）がローレベルからハイレベルに変化する。信号２２は
０ＦＦ４０のリセット端子に入力し、ＤＦＦ４０のＱ出
力はハイレベルからローレベルに変化する。信号２０が
第３図に示すように信号２１に対して間欠的な場合には
、ＤＦＦ４０のＱ出力がローレベルになるとともにＯＲ
ゲート４２の出力もローレベルとなり、ＤＦＦ４１のＤ
端子はローレベルとなる。そして、信号２１の入力によ
り信号２２はハイレベルからローレベルに変化し、再び
初期の状態となり信号２０の入力をまつ。

信号２０がハイレベル固定となった場合（第３図）、信
号２０はＯＲゲート４２を通過し、信号４５はハイレベ
ルとなる。これにより、ＤＦＦ４１のＤ端子がハイレベ
ル固定となるため、信号２１の入力により信号２２がハ
イレベル固定となる。

信号２２によりＤＦＦ４０のＱ出力はローレベルとなり
初期状態となる。よって、信号２０がハイレベルカラロ
ーレベルになると信号４２はローレベルとなり、前記同
様に信号２１の入力により信号２２はハイレベルからロ
ーレベルとなり、初期状態に戻る。

以上のようにして、ライトタイミング回路２の出力信号
２２が発生される。なお、信号２３は信号２２の反転信
号である。

第４図は第１図におけるライトタイミング回路の他の例
の詳細を示すブロック図、第５図は第４図の要部波形図
である。

第４図において、５０．５２．５４はＤＦＦ（Ｄフリッ
プフロップ）、５１はＯＲゲート、５３はインバータ、
５５．５６はＡＮＤゲート、５７はＲ３ＦＦ（ＲＳフリ
ップフロップ）、６−θ〜６３は信号である。

次に第４図の動作を説明する。

第１図のライトタイミング回路３の出力信号２１はイン
バータ５３により反転され、ＤＦＦ５４のＴ端子に入力
する。インバータ５３を介して入力する信号２１の反転
信号によりＤＦＦ５４のＱ出力は、前値の極性から反転
され、第５図信号６３のようになる。信号６３と信号２
１はＡＮＤゲート５５において論理和がとられ、信号６
１を得る。

またＡＮＤゲート５６には信号６３の反転信号（ＤＦＦ
５４のす）と信号２１が入力し、信号６２を得る。信号
６１、信号６２は１フレーム（２フィールド）周期の信
号となり、お互いに１フィールドの位相差となっている
。

Ｒ３ＦＦ５７のセットには信号６１が、リセットには信
号６２が入力し、信号２３　（Ｒ３ＦＦの回）となる、
信号２３は第１図に示されるように、ＰＩＦ回路９に入
力し、ハイレベル時にはＡＤＣ８の出力データを書き込
み、ローレベル時には書き込みを停止する。従って、こ
の回路によりつくられた信号２３により、第１図のＰＩ
Ｆ回路９は１フィールドおきに書き込みが行われる。こ
れにより、システムコントローラ１の出力信号２０の出
力周期に左右されず、ＰＩＦ回路は常に１フィールドお
きに書き込みと書き込み停止を繰り返すことになる。

第５図に示すように、信号２０がローレベルからハイレ
ベルに変化すると、ＤＦＦ５０のＤ端子はハイレベル固
定とすると、ＤＦＦ５０のＱ出力はローレベルからハイ
レベルに変化−する。ＤＦＦ５０のＱ出力はＯＲゲート
５１を通過し、信号６０はハイレベルとなる。ＤＦＦ５
２において、信号６０は信号６１によりサンプリングさ
れ、信号２２はローレベルからハイレベルへと変化する
。信号２２がハイレベルになると、ＤＦＦ５０はリセッ
トされ初期状態に戻る。信号６１の入力により信号２２
がハイレベルとなった１フィールド後、信号６２がＤＦ
Ｆ５２をリセットし、信号２２はローレベルとなる。

信号２０がハイレベル固定の場合、信号２０はＯＲゲー
ト５１を介して、信号６０としてＤＦＦ５２のＤ端子に
入力する。ＤＦＦ５２において、信号６０を信号６１が
サンプリングして信号２２がハイレベルとなり、１フィ
ールド後に信号６２により信号２２はローレベルとなり
、さらに次の１フィールド後に信号６１が再び信号６０
をサンプリングするため信号２２がハイレベルとなり、
１フィールド後に信号６２により信号２２はローレベル
となる。この動作を信号６０がハイレベル固定の間繰り
返す。

以上より、信号２２がハイレベルとなる期間は必ず信号
２３がローレベルとなっている期間に設けられる。

以上説明した実施例によれば、第１図に示されるように
、信号２２がハイレベルの期間、ＡＤＣ８は映像信号Ａ
２４がフィールドメモリ回路４に書き込まれ、信号２２
がローレベル（ＡＤＣ８の出力が映像信号８２Ｂのデー
タとなる）かつ信号２３がハイレベル（Ｐ　Ｉ　Ｆ回路
９が書き込みを行う）のときＰＩＰ回路９は映像信号８
２８を書き込む。これにより、フィールドメモリ回路４
の書き込みが不規則であってもＰＩＦ回路９の書き込み
は一定間隔であるため、子画面の動きに非常に不快とな
る不規則性がなくなる。ここで子画面は１フィールドお
きのデータとになり、動作としては１フィールド間引か
れたものとなるが、本来のサイズに対して小サイズであ
るため問題にならない。また、親画面となるべき信号（
映像信号Ａ２４）より検出された垂直同期信号２１によ
り信号２３がつくられるため、ＰＩＦ回路９の書き込み
期間が映像信号８２８の垂直同期信号の中間から１フイ
一ルド期間となる場合が生じ、子画面上側と下側で異な
ったフィールドの映像となる可能性がある。しかし、フ
ィールド間には相間があり、かつ子画面となるため、こ
の点に関しても特に問題とはならない。

親画面に関しては、信号（垂直同期信号）２１でタイミ
ングをとり、１フイ一ルド期間全てフィールドメモリ回
路４に書き込み、これをＤＡＣ５を介して出力するため
問題は発生しない。

以上において、第１図中スイッチ７は信号２２により制
御されるものとしているが、信号２３の反転信号により
制御し、ＡＤＣ８への入力信号を１フィールドごとに切
り換える構成としても同様の結果が得られることは容易
に理解できる。

第６図は本発明の他の実施例を示すブロック図で、本発
明を磁気記録再生袋ｊｌ　（ＶＴＲ）に適用したもので
あって、７０．’７１は回転ヘッド、７２は磁気テープ
、７３はＴＶチューナー、７４はシリンダ、７６．７７
はマグネット、７８は回転ヘッド位置検出器、７９はヘ
ッド切換信号発生回路、８０はライトタイミング回路、
９１〜９３は信号である。

以下、第６図の動作を説明する。

磁気テープｌ上に記録された信号をシリンダ７４上に設
置された回転ヘッド７０．７１が交互に再生する。マグ
ネット７６．７７はシリンダ７４とともに回転し、回転
ヘッド７０．７１の設置位置を示す０回転ヘッド位置検
出器７８はマグネット７６．７７が横切るたびに内部に
電圧信号を発生し、これを回転ヘッド７０．７１の位置
を示す信号として出力する。この信号を受けて、ヘッド
切換信号発生回路７９は、現在再生中の回転ヘッドが７
０であるか７１であるかを識別する信号９１を発生する
。再生信号処理回路７５において、信号９１により回転
ヘッド７０．７１を選択して連続した信号とし、これを
復調して映像信号Ａ２４とする。ここで、回転ヘッド７
０．７１の切換タイミングは一般的にＴＶ画面上映像と
して映し出されない垂直ブランキング期間に選ばれ（例
えばＶＨ５規格においては垂直同期信号前６．５Ｈ）、
前記実施例で用いた垂直同期信号２１のかわりに信号９
１を用いることが可能である。

ライトタイミング回路８０は、信号９１とシステムコン
トローラ１の出力信号２０よりスイッチ７とフィールド
メモリ回路４を制御する信号９２を発生すると共に、Ｐ
ＩＦ回路９を制御する信号９３を出力する。映像信号８
２８はＴＶチューナー７３より出力され、スイッチ７に
人力する。

以上説明した以外のその他のブロックに関する動作は、
前記した第１図の実施例と同様であるので説明を省く。

第７図は第６図におけるライトタイミング回路の詳細な
ブロック図、第８図はその要部波形図である。

第７図において、１００は２逓倍回路、１０１゜１０３
はＡＮＤゲート、１０２はインバータ、１１０゜１１１
．１１２は信号であり、前記第４図と同様の動作をする
ものには同一符号を付している。

以下、第７図の動作について説明する。

第６図における回転ヘッド７０．７１のどちらが記録信
号を再生中かを示す信号９１　（例えばハイレベル期間
は回転ヘッド７０が、ローレベル期間中は回転ヘッド７
１７！ｌ＜磁気テープｌより信号を再生中）は、２逓倍
回路１００において立下り及び立上りエツジが検出され
、信号１１０のように波形成形される。ＡＮＤゲート１
０１において、信号１１０と信号９１の論理和がとられ
、信号１１１を得る。ＡＮＤゲート１０３においては、
信号１１０とインバータ１０２にて反転された信号９１
の反転信号により信号１１２がつくられる。ここで信号
１１１は第４図の信号６１に、信号１１２は第４図中の
信号６２に対応する。

以下、第７図中上記説明以外のブロックは、前記第４図
において説明した動作と同様であり、信号９２は信号２
２に、信号９３は信号２３に対応する。

以上のように、親信号となるべき映像が磁気記録再生装
置からの再生信号である場合、第１図における垂直同期
信号のかわりにヘッド切換信号発生回路７９の出力信号
９１を用いても本発明の目的達成が可能である。本実施
例は、磁気記録再生装置の付属機能であるスローモーシ
ョンあるいはサーチ等垂直同期信号の検出が困難となる
ような再生画を特徴とする特に有効である。

なお、親信号が磁気記録再生装置の再生信号である場合
の他の実施例として、第７図で得た信号１１０を第２図
で説明した実施例の入力信号２１のかわりとすることで
、第２図に述べたライトタイミング回路２を第６図のラ
イトタイミング回路８０として用いることが可能である
。

〔発明の効果〕

以上説明したように、本発明によれば、ｌフィールドメ
モリシステムとピクチャーインピクチャーシステムを同
時に動作させる場合においてもＡＤＣ（アナログ・ディ
ジタル変換器）を共用することができるので、コスト減
を図ることが可能となり、優れた機能の画像処理装置を
提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図におけるライトタイミング回路の一例の詳細を示すブ
ロック図、第３図は第２図の要部波形図、第４図は第１
図のライトタイミング回路の他の例を示すブロック図、
第５図は第４図の要部波形図、第６図は本発明の他の実
施例のブロック図、第７図は第６図におけるライトタイ
ミング回路の詳細を示すブロック図、第８図は第７図の
要部波形図である。 ２．８０・・・−ライトタイミング回路、３・−・・−
同期分離回路、４−・−・−・・フィールドメモリ回路
、７・−・−・スイッチ、８−・−−−−−・ＡＤＣ，
９−・−・−・・−Ｐ　Ｉ　Ｐ回路、７８・−・一回転
ヘッド位置検出器、７９−・−ヘッド切換信号発生回路
。 地２図 第３図 第４図 莞７図 尾８図

Claims (1)

1. 【特許請求の範囲】 １、フィールドメモリを用いて２つの入力映像信号を処
   理する画像処理装置において、第１の映像信号をディジ
   タル処理する第１の信号処理手段と、第２の映像信号を
   ディジタル処理し、上記第１の信号処理手段の出力信号
   を基準に処理信号を出力する第２の信号処理手段と、上
   記第１の映像信号と上記第２の映像信号の一方を選択す
   るスイッチ手段と、このスイッチ手段の出力をアナログ
   信号からディジタル信号に変換する変換手段と、上記第
   １の映像信号の垂直帰線期間内を示す信号を出力する信
   号発生手段と、この信号発生手段の出力により上記第１
   の信号処理手段と上記第２の信号処理手段及び上記スイ
   ッチ手段とを制御する信号をつくる制御手段とを有し、
   前記２つの入力映像信号を同時処理可能に構成したこと
   を特徴とする画像処理装置。 ２、請求項１記載の画像処理装置において、前記信号発
   生手段の出力信号を分周する分周手段を設け、１フレー
   ムを単位として前記制御手段より制御タイミングを設定
   する構成としたことを特徴とする画像処理装置。 ３、請求項１記載の画像処理装置において、前記第１の
   映像信号から垂直同期信号を分離する同期分離手段によ
   り前記信号発生手段を構成したことを特徴とする画像処
   理装置。 ４、１フィールドを単位として２つの回転ヘッドにより
   映像信号を記録再生する磁気記録再生装置に備える請求
   項１記載の画像処理装置において、前記２つの回転ヘッ
   ドの位置を検出する検出手段と、この検出手段からフィ
   ールド識別信号を発生する手段により前記信号発生手段
   を構成したことを特徴とする画像処理装置。