JPH02149094A - ディジタル映像信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は半導体メモリを備えたディジタル映像信号処
理回路に関する。

従来の技術 ビデオ・テープ・レコーダ（ＶＴＲ）等から再生された
アナログ映像信号をディジタル映像信号に変換して、雑
音低減処理等の画質改善処理、特殊再生処理（早送り、
静止画、変速再生等）等を行なうディジタル映像信号処
理回路は半導体メモリを備え、入力するディジタル映像
をメモリに一時スドアして上記の各種処理を実行する。

この場合に容量の大きな半導体メモリを備えたもので。

はブランキング期間の信号を含めて映像信号のすべてを
メモリに書込むことができる。ところが低廉化を図るた
めに半導体メモリとして容量の小さなものを使用するこ
とがあり、この場合にはブランキング期間を除いて有効
画面期間の映像信号のみがメモリに書込まれる。このよ
うな低コストのシステムではブランキング期間の同期信
号として入力映像信号の同期信号をそのまま利用するこ
とが多い。

発明が解決しようとする課題 上記のような低コストのシステムにおいて、クロック周
波数にジッタがある場合、入力映像信号から取出した同
期信号とメモリから読出した映像信号とが完全には同期
しないことが起こり、メモリから読出した映像信号をＤ
／Ａ変換して映像モニタ画面上で見るとき、映像が横に
揺れることになる。

課題を解決するための手段 第１の発明によるディジタル映像信号処理回路は、シス
テム・クロック信号を発生する回路、上記システム・ク
ロック信号発生回路から出力されるクロック信号を１／
Ｎ　　（Ｎは正の整数）に分周する分周回路、ディジタ
ル映像信号を記憶するメモリ、低解像度モードにおいて
入力ディジタル映像信号をクロック・レートの低いディ
ジタル映像信号に変換する第１の変換回路、低解像度モ
ードにおいて上記メモリから読出されたディジタル映像
信号をクロック・レートの高いディジタル映像信号に変
換する第２の変換回路、および高解像度モードまたは低
解像度モードの選択信号に応答して、高解像度モードの
場合には上記システム・クロック信号発生回路の出力ク
ロック信号を用いて９入力ディジタル映像信号をそのま
ま上記メモリに書込み、または上記メモリから読出して
出力し、低解像度モードの場合には上記分周回路の出力
するクロック信号を用いて上記第１の変換回路を通して
与えられるクロック・レートの低いディジタル映像信号
を上記メモリに書込み、または上記メモリから読出した
ディジタル映像信号を上記第２の変換回路を通して出力
するよう切換えるモード切換手段を備えていることを特
徴とする。

第２の発明によると、上記第１の発明によるディジタル
映像信号処理回路において、上記第１の変換回路が入力
アナログ映像信号をディジタル映像信号に変換するＡ／
Ｄ変換回路であり、高解像度モードの場合には上記クロ
ック発生回路の出力クロック信号が、低解像度モードの
場合には上記分周回路の出力クロック信号がそれぞれサ
ンプル信号として与えられる。

第３の発明は上記第１の発明によるディジタル映像信号
処理回路にさらに、入力ディジタル映像信号の有効画面
期間とブランキング期間とを識別する手段、および高解
像度モードにおいて、有効画面期間では上記システム・
クロック信号発生回路の出力クロック信号を用いて、入
力ディジタル映像信号をそのまま上記メモリに書込み、
または上記メモリから読出して出力し、ブランキング期
間では上記分周回路の出力するクロック信号を用いて上
記第１の変換回路を通して与えられるクロック・レート
の低いディジタル映像信号を上記メモリに書込み、また
は上記メモリから読出したディジタル映像信号を上記第
２の変換回路を通して出力するよう切換える期間切換手
段を設けたことを特徴とする。

ｍ４の発明によるディジタル映像信号処理回路は、シス
テム・クロック信号を発生する回路、上記システム・ク
ロック信号発生回路から出力されるクロック信号を１／
Ｎ　　（Ｎは正の整数）に分周する分周回路、ディジタ
ル映像信号を記憶するメモリ、低解像度モードにおいて
入力ディジタル映像信号をクロック・レートの低いディ
ジタル映像信号に変換する第１の変換回路、低解像度モ
ードにおいて上記メモリから読出されたディジタル映像
信号をクロック・レートの高いディジタル映像信号に変
換する第２の変換回路、入力ディジタル映像信号の有効
画面期間とブランキング期間とを識別する手段、および
有効画面期間では高解像度モードが設定され、上記シス
テム・クロック信号発生回路の出力クロック信号を用い
て、入力ディジタル映像信号をそのまま上記メモリに書
込み。

または上記メモリから読出して出力し、ブランキング期
間では低解像度モードが設定され２上記分周回路の出力
するクロック信号を用いて上記第１の変換回路を通して
与えられるクロック・レートの低いディジタル映像信号
を上記メモリに書込み、または上記メモリから読出した
ディジタル映像信号を上記第２の変換回路を通して出力
するよう切換える期間切換手段を備えたことを特徴とす
る。

作　　用 第１および第２の発明において、高解像度モードではメ
モリへの書込み、読出しのために高いクロック・レート
のクロック信号が用いられるので、映像信号の高い周波
数帯域が確保される。また低解像度モードでは分周され
た低いクロック・レートのクロック信号が用いられると
ともに、メモリに書込まれるべき映像信号が上記第１の
変換回路で低いクロック・レートのものに変換され。

かつメモリから読出された映像信号が第２の変換によっ
て高いクロック・レートのものに変換されて出力される
。

第３および第４の発明において、有効画面期間ではメモ
リの書込み、読出しのためのクロック・レートを高くと
ることで映像信号の周波数帯域が高く確保されるととも
に、水平ブランキング期間、および必要ならば垂直ブラ
ンキング期間ではクロック彎レートを低くとることでメ
モリ容量が大きくなくても同期信号のメモリへの書込み
、読出しが行なわれる。

実施例 第１図は第１の発明の実施例を示している。

ＶＴＲ等から再生されたアナログ映像信号はＡ／Ｄ変換
回路１２でディジタル映像信号に変換され、ディジタル
信号処理回路１０に与えられる。この処理回路ｌＯは半
導体メモリ１１を備え、このメモリ１１へのディジタル
映像信号の書込み、読出しを通して、雑音低減処理等の
画質改善処理、特殊再生処理（早送り、静止画生成、変
速再生など）等を行なうものである。この処理回路１Ｇ
から出力される処理像のディジタル映像信号はＤ／Ａ変
換回路１３によってアナログ映像信号に変換され、モニ
タ表示装置等に与えられる。

クロック発生回路２０からは所定周波数のクロック信号
（これを高いレートのクロック信号という）が発生し、
このクロック信号は一方ではＡ／Ｄ変換回路１２および
Ｄ／Ａ変換回路１３に与えられ、他方では分周回路２１
に入力する。分周回路２１は入力クロック信号の周波数
をｌ／Ｎ　　（Ｎは正の整数）に分周して低いレートの
クロック信号を出力する。

２つの切換スイッチ２２．２３が設けられ、それらの一
方の入力端子Ｈには高いレートのクロック信号が与えら
れ、他方の入力端子りには低いレートのクロック信号が
与えられる。これらの切換スイッチ２２．２３および後
述する切換スイッチ２４．２５はモード選択信号によっ
て切換制御される。高解像度モードが選択されたときに
はこれらの切換スイッチ２２〜２５はいずれも端子Ｈに
接続され、低解像度モードが選択されたときには切換ス
イッチ２２〜２５は端子りに接続される。モード選択信
号はディジタル信号処理回路１０で行なう処理の種類に
応じて、このシステム全体を制御する制御装置から出力
される。

ディジタル信号処理回路１０から出力されかつメモリ１
１に書込むべき映像信号は切換スイッチ２４の一方の端
子Ｈに直接に与えられるとともに、ダウン・コンバータ
１４を介して他方の端子りに与えられる。ダウンΦコン
バータ１４はサンプリング周波数コンバータともいわれ
るもので、処理回路１０から出力される高いクロック中
レートの映像信号を低いクロック・レートの映像信号に
変換する回路であり、映像信号のいわゆる間引き処理を
行なう。切換スイッチ２４の端子Ｈに入力する高いクロ
ック・レートの映像信号およびダウン・コンバータ１４
から出力され端子りに与えられる低いクロック・レート
の映像信号のいずれか一方が、切換スイッチ２４の状態
に応じてメモリ１１のデータ入力端子Ｄ１ｎに入力する
。メモリ１１の書込みクロック入力端子Ｗｃｋには切換
スイッチ２２を通して高。

低いずれか対応するレートのクロック信号が与えられ、
データ入力端子Ｄ１ｎの映像信号はこのり′ロック信号
に同期してメモリ１１に書込まれる。

メモＩＪＩＩの読出しクロック入力端子Ｒｃｋにはモー
ドに応じて切換スイッチ２３から高、低いずれかのレー
トのクロック信号が与えられており、このクロック信号
に同期してメモリ１１から映像信号が読出される。この
読出された映像信号は高解像度モードが選択されている
ときには切換スイッチ２５の端子Ｈを通して処理回路ｌ
Ｏに入力する。低解像度モードが選択されているときに
はメモリ１１から低いクロック・レートの映像信号が読
出され。

アップ−コンバータ１５に与えられる。アップ・コンバ
ータ１５は補間回路とも呼ばれ、読出された低いクロッ
ク・レートの映像信号を補間することにより高いクロッ
ク・レートの映像信号に変換し。

この映像信号を切換スイッチ２５の端子りを通して処理
回路１０に与える。

以上のようにして、高解像度モードにおいては、メモリ
１１の書込、読出しクロック信号として高いレートのも
のが与えられ、ディジタル信号処理回路１０から出力さ
れる高いクロック・レートの映像信号はそのままメモリ
１１に書込まれ、またメモリ１１からは高いクロック中
レートの映像信号が読出されてそのまま処理回路ｌＯに
入力する。したがって映像信号の高解像度を保つことが
できる。

高解像度モードにおいては有効画面内の映像信号のみが
メモリｉｔに書込まれ、同期信号を含むブランキング期
間の映像信号は処理回路１０をそのまま通過（スルー）
する。

他方、低解像度モードにおいてはメモリ１１の書込、読
出しクロック信号として低いレートのものが与えられる
。処理回路ｌＯから出力される高いクロック・レートの
映像信号はダウン・コンバータ１４により低いクロック
・レートの映像信号に変換されてメモリエ１に書込まれ
る。またメモリ１１から読出された低いクロックのレー
トの映像信号はアップ・コンバータ１５によって高いク
ロック・レートのものに変換されたのちディジタル信号
処理回路ｌＯに入力する。低解像度モードにおいては有
効画面期間およびブランキング期間のすべての映像信号
がメモリ１１にストアされる。たとえばディジタル信号
処理回路ｌＯにおいて、メモリ１１から読出された映像
信号を用いて入力映像信号を補間処理するような場合に
は、必ずしも高い解像度は必要としないが、厳密な同期
をとる必要があるのでメモリ１１からの読出し映像信号
にも同期信号を含ませておく必要がある。このような場
合に低解像度モードが利用される。映像信号のクロック
拳レートを低くしているので、メモリ１１にストアすべ
き映像信号のデータ量は比較的少なく、比較的小規模の
メモリで足りる。

第１図に示す実施例ではＡ／Ｄ変換回路１２にＡ／Ｄ変
換のためのサンプル信号として高いレートのクロック信
号を与え、常に高いクロック・レートの映像信号を処理
回路１０に与えるようにしている。低解像度モードにお
いては低いレートのクロック信号をＡ／Ｄ変換回路１２
に与えるように切換えてもよい。この場合にはダウン・
コンバータ１４は不要となろう。これが第２の発明であ
る。

第２図は第４の発明の実施例を示している。この図にお
いて第１図に示すものと同一物には同一符号を付し、説
明を省略する。

入力映像信号は同期分離回路３１にも入力し。

ここで水平同期信号Ｈが取出される。水平開ｙｎｃ 期信号は次にブランキング期間検出回路３２に入力し、
水平ブランキング期間を表わす信号が書込制御回路３３
および読出制御回路３４に与えられる。切換スイッチ２
２と２４は書込制御回路３３によって制御され、切換ス
イッチ２３．　’２５は読出制御回路３４によって制御
される。

第３図に示すように、映像信号の有効画面期間では制御
回路３３または３４によって切換スイッチ２２、２４ま
たは２３．２５の端子Ｈが選択され、高解像度モードの
動作が行なわれる。すなわち高いクロック・レートの映
像信号のメモリ１１への書込み、メモリ１１からの読出
しが行なわれる。映像信号の水平ブランキング期間では
切換スイッチ２２〜２５の端子りが選択され、低解像度
モードの動作。

すなわち低いクロック・レートの映像信号のメモリ１１
への書込みまたはメモリ１１からの読出しが行なわれる
。

このようにして、有効画面については高解像度を確保し
、同期信号を含むブランキング期間もメモリへの書込み
、読出しを行なうことができ、メモリ規模を最小限に抑
えてジッタの少ない映像信号出力を得ることができる。

上記実施例では同期分離回路３１において水平同期信号
のみが取出されているが、垂直同期信号も取出すように
し１回路３２．３３．３４を通して、垂直ブランキング
期間においても低解像度モード動作を行なわせるように
することができる。

第１図に示す第１の発明に第２図に示す第４の発明の考
え方を導入してもよい。すなわち、第１の発明において
、高解像度モードの場合に水平ブランキング期間のみ低
解像度モードとする。これが第３の発明である。

発明の効果 以上のように第１の発明によると、高解像度モードでは
高解像度の映像信号処理が可能であり、低解像度モード
では、たとえメモリ容量が大きくなくても、ブランキン
グ期間を含めてすべての映像をメモリに書込み、かつメ
モリから読出すことができるので、同期信号と映像信号
とを完全に同期させることができるので、横揺れのない
映像表示が得られる。

第２の発明によると、高解像度モードにおいてさえも、
メモリ容量を大きくしなくても、ブランキング期間の映
像信号（同期信号）を低いクロッり・レートでメモリに
書込むことができるので。

高い解像度を確保しつつ、同期信号と有効期間の映像信
号との同期が完全にとられ横揺れのない映像が得られ、
しかも使用するメモリ規模を最小限に抑えることができ
る。

【図面の簡単な説明】

第１図は第１の発明の実施例を示すブロック図である。 第２図は第４の発明の実施例を示すブロック図、第３図
はその動作を示す波形図である。 ３３・・・書込制御回路。 ３４・・・読出制御回路。 以　　上

Claims (4)

【特許請求の範囲】
1. （１）システム・クロック信号を発生する回路、上記シ
   ステム・クロック信号発生回路から出力されるクロック
   信号を１／Ｎ（Ｎは正の整数）に分周する分周回路、 ディジタル映像信号を記憶するメモリ、 低解像度モードにおいて入力ディジタル映像信号をクロ
   ック・レートの低いディジタル映像信号に変換する第１
   の変換回路、 低解像度モードにおいて上記メモリから読出されたディ
   ジタル映像信号をクロック・レートの高いディジタル映
   像信号に変換する第２の変換回路、および 高解像度モードまたは低解像度モードの選択信号に応答
   して、高解像度モードの場合には上記システム・クロッ
   ク信号発生回路の出力クロック信号を用いて、入力ディ
   ジタル映像信号をそのまま上記メモリに書込み、または
   上記メモリから読出して出力し、低解像度モードの場合
   には上記分周回路の出力するクロック信号を用いて上記
   第１の変換回路を通して与えられるクロック・レートの
   低いディジタル映像信号を上記メモリに書込み、または
   上記メモリから読出したディジタル映像信号を上記第２
   の変換回路を通して出力するよう切換えるモード切換手
   段、 を備えたディジタル映像信号処理回路。
2. （２）上記第１の変換回路が入力アナログ映像信号をデ
   ィジタル映像信号に変換するＡ／Ｄ変換回路であり、高
   解像度モードの場合には上記クロック発生回路の出力ク
   ロック信号が、低解像度モードの場合には上記分周回路
   の出力クロック信号がそれぞれサンプル信号として与え
   られる、請求項（１）に記載のディジタル映像信号処理
   回路。
3. （３）入力ディジタル映像信号の有効画面期間とブラン
   キング期間とを識別する手段、および 高解像度モードにおいて、有効画面期間では上記システ
   ム・クロック信号発生回路の出力クロック信号を用いて
   、入力ディジタル映像信号をそのまま上記メモリに書込
   み、または上記メモリから読出して出力し、ブランキン
   グ期間では上記分周回路の出力するクロック信号を用い
   て上記第１の変換回路を通して与えられるクロック・レ
   ートの低いディジタル映像信号を上記メモリに書込み、
   または上記メモリから読出したディジタル映像信号を上
   記第２の変換回路を通して出力するよう切換える期間切
   換手段、 を備えた請求項（１）に記載のディジタル映像信号処理
   回路。
4. （４）システム・クロック信号を発生する回路。 上記システム・クロック信号発生回路から出力されるク
   ロック信号を１／Ｎ（Ｎは正の整数）に分周する分周回
   路、 ディジタル映像信号を記憶するメモリ、 低解像度モードにおいて入力ディジタル映像信号をクロ
   ック・レートの低いディジタル映像信号に変換する第１
   の変換回路、 低解像度モードにおいて上記メモリから読出されたディ
   ジタル映像信号をクロック・レートの高いディジタル映
   像信号に変換する第２の変換回路、 入力ディジタル映像信号の有効画面期間とブランキング
   期間とを識別する手段、および 有効画面期間では高解像度モードが設定され、上記シス
   テム・クロック信号発生回路の出力クロック信号を用い
   て、入力ディジタル映像信号をそのまま上記メモリに書
   込み、または上記メモリから読出して出力し、ブランキ
   ング期間では低解像度モードが設定され、上記分周回路
   の出力するクロック信号を用いて上記第１の変換回路を
   通して与えられるクロック・レートの低いディジタル映
   像信号を上記メモリに書込み、または上記メモリから読
   出したディジタル映像信号を上記第２の変換回路を通し
   て出力するよう切換える期間切換手段、 を備えたディジタル映像信号処理回路。