JPH01235386A - 半導体不揮発性メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、コンピュータなどの電子機器における情報
記憶用の半導体不揮発性メモリに関する。

〔発明の概要〕

この発明は、制御ゲート電極を半導体基板表面に形成し
た浮遊ゲート型半導体不揮発性メモリにおいて、薄い濃
度の制御ゲート領域内に表面電位固定用領域を形成する
ことにより、製造が簡単で、しかも、品質に優れた半導
体不揮発性メモリを与えるものである。

〔従来の技術〕

従来、第２図に示すように、浮遊ゲート電極５の電位を
制御する制御ゲート領域７１を、制御ゲート絶縁膜６を
介して半導体基＠１の表面に形成した半導体不揮発性メ
モリが知られていた。

〔発明が解決しようとする課題〕

しかし、従来の半導体不揮発性メモリは、制御ゲーＤＩ
域の表面が空乏化しないように表面濃度を高く形成する
必要があったため、その高い表面濃度の上に形成される
制御ゲート絶縁膜の膜質が悪いとともに、製造工程に関
しても、表面濃度を高くする工程が複雑であるという欠
点があった。

そこで、この発明は従来のこのような欠点を解決するた
め、制御ゲート８Ｍ域の表面濃度を高くしないでも、そ
の表面が空乏化しないようにすることにより、製造工程
が筒車で品質の良い半導体不揮発性メモリを得ることを
目的としている。

〔課題を解決するための手段〕

上記問題点を解決するために、この発明は、低い濃度の
制御ゲーＮｉｌ域の表面に、表面電位固定用拡散領域を
設けることにより、制御ゲーＨ１域表面の空乏化を防い
で、製造工程を簡単にして品質の良い半導体不揮発性メ
モリを可能にした。

〔実施例〕

以下に、この発明の実施例を図面に基づいて説明する。

第１図は、本発明の半導体不揮発性メモリの断面図であ
る。Ｎ型の浮遊ゲート半導体不揮発性メモリの場合につ
いて説明する。Ｐ型半導体基板１の表面にゲート絶縁膜
４を介して浮遊ゲート電極５を設け、浮遊ゲート電極５
をゲート電橋とするようなＮ型ソース領域２及びドレイ
ン領域３を半導体基板ｌの表面に形成する。又、浮遊ゲ
ート電橋５の電位を制御するＮ型の制御ゲート領域７は
、基板１の表面に形成され、制御ゲーＤＩ域７の上には
、制御ゲート絶縁膜６を介して浮遊ゲート電極５が形成
されている。又、Ｐ型の表面電位固定用拡散領域８は、
制御ゲート領域７の内側表面に形成され、部分的に浮遊
ゲート電橋５と絶縁膜を介して重なるように形成されて
いる。

半導体不揮発性メモリの情報の読み出しは、浮遊ゲート
電極５の中の電荷量によって、ソース領域２とドレイン
領域３との間のチャネル領域のコンダクタンスが変化す
ることから行うことができる０例えば、浮遊ゲート電極
５にたくさんの電子が注入されている場合は、チャネル
コンダクタンスは小さくなる。

半導体不揮発性メモリへの情報のプログラムは、浮遊ゲ
ート電極５へ電子を注入することによって行うことがで
きる。制御ゲーＨＪＩ域７及び表面電位固定用拡散領域
８に正の高電圧を印加することにより、浮遊ゲート電極
５の電位を高くする。例えば、ドレイン領域３にも高電
圧を印加すれば、ドレイン領域３の近傍にホットエレク
トロンが発生し、その一部が浮遊ゲート電価５へ注入さ
れる。

この方法は、チャネル注入と呼ばれている。

チャネル注入以外では、ゲート絶縁膜の一部を薄くする
ことにより、基板１あるいはドレイン領域３より、トン
ネル電流を流すことにより、電子を注入することもでき
る。この方法は、トンネル注入と呼ばれている。いづれ
の場合も、制御ゲートルａ域７と表面電位固定用拡散領
域８に、正の高い電圧を印加することにより、浮遊ゲー
ト電極５を正の電位に容量結合で引っ張ることにより、
基板内部から、電子を浮遊ゲート電極へと注入する。

半導体不揮発性メモリの情報の消去は、紫外線により、
浮遊ゲート電極５の中の電子を取り除くことができる。

又、トンネル注入あるいは、正孔注入を利用して、電気
的にも消去できる。

本発明の半導体不揮発性メモリにおいては、制御ゲート
領域７の表面濃度を１０’　”ａｔｏｍｓ　／　ｃｄ以
下に形成しても、その表面は空乏化しない、何故なら、
浮遊ゲート電極５の下の制御ゲート領域７の表面電位は
、制御ゲー）８ｉ域７に正電圧を印加した場合、表面電
位固定用拡散領域の電位に等しくなるからである。従っ
て、表面電位固定用拡散領域８の電位を正にすれば、制
御ゲート領域７の表面電位も正の電位になり、制御ゲー
ト絶縁膜６を介して浮遊ゲート電極５の電位を制御でき
る。

第３図は、制御ゲート領域７の上の制御ゲート絶縁膜の
耐圧歩留まりのＮ型不純物のドーズ量依存性を示したグ
ラフである。不純物濃度が高いと、基板内に結晶欠陥が
生ずるために、耐圧歩留まりは低下してしまう、従って
、本発明の半導体不揮発性メモリの場合、この不純物濃
度は低くても動作するために品質が優れたメモリをつく
ることができる。又、この制御ゲーＤＩ域７は、相補型
回路においては、Ｐ型トランジスタの基板であるＮＷ　
ｅ　ｌ　１９５域で兼ねることができる。本発明の制御
ゲート領域７の濃度は、低くてもよいために、Ｎ−ｗｅ
ｌｌで形成できる。Ｎ−ｗｅｌｌで形成すれば、追加工
程なしで、制御ゲーＨＪｉ域７を形成できる。又、Ｐ型
の表面電位固定用拡散領域は、Ｐ型トランジスタのソー
スあるいはドレイン領域と同時に形成すれば、製造工程
は簡単である。

本発明の半導体不揮発性メモリの制御ゲーＨ１域７の濃
度は低いが、Ｐ型基板１とＰ型の表面電位固定用拡散領
域とは、電気的に分離する必要がある。制御ゲーＨ１域
７を、フィールド酸化膜９に重なるように形成すること
により、制御ゲート領域７の端のフィールド闇値電圧を
高くすることにより、電気的に分離できる。

本発明の半導体不揮発性メモリは、制御ゲート領域７の
表面の空乏化を防ぐために有効である。

従って、浮遊ゲート電極５に、電子のみ注入されるタイ
プのメモリには、特に有効である。例えばチャネル注入
、紫外線消去型のメモリには最適である。

〔発明の効果〕

この発明は、以上説明したように、薄い濃度で形成した
制御ゲー［１域内側の表面に、表面電位固定用拡散領域
を形成することにより、簡単な製造工程で品質の優れた
半導体不揮発性メモリを供給できる効果がある。

【図面の簡単な説明】

第１図は、この発明にかかる半導体不揮発性メモリの断
面図、第２図は、従来の半導体不揮発性メモリの断面図
、第３図は、制御ゲート絶縁膜の耐圧歩留まりとＡｓド
ーズ量との関係図である。 ｌ・・・半導体基板 ２・・・ソース領域 ３・・・ドレイン領域 ４・・・ゲート絶縁膜 ５・・・浮遊ゲート電極 ６・・・制御ゲート絶縁膜 ７・・・制御ゲート領域 ８・・・表面電位固定用拡散領域 以上 出願人　セイコー電子工業株式会社 ＋導イ事千１し処・）ｉメモリのψγ置ば４第１図 午を采の半ｇＰ七ト不明Ｃ先小主メモリの暖印面図第２
図 面１圧チ蟹リヒＡＳドーズ量ヒのルロイ系図第３図

Claims (1)

【特許請求の範囲】
1. 　半導体基板上にゲート絶縁膜を介して形成された浮遊
   ゲート電極と、前記半導体基板表面に前記浮遊ゲート電
   極と制御ゲート絶縁膜を介して形成された前記半導体基
   板と逆導電型の制御ゲート領域とから成る半導体不揮発
   性メモリにおいて、前記制御ゲート領域の表面に、前記
   制御ゲート領域と逆導電型の表面電位固定用拡散領域を
   形成したことを特徴とする半導体不揮発性メモリ。