JPH01233920A

JPH01233920A - 非線形ａ／ｄ変換回路及び非線形ａ／ｄ変換方法

Info

Publication number: JPH01233920A
Application number: JP6159288A
Authority: JP
Inventors: Hideyuki Naka; 秀之中
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-03-15
Filing date: 1988-03-15
Publication date: 1989-09-19
Anticipated expiration: 2013-04-28
Also published as: JP2744006B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は対数圧縮を行いノイズリダクションを図って
アナログ信号をデジタル信号に変換する非線形Ａ／Ｄ変
換回路に関する。

（従来の技術）一般に、アナログ信号をデジタル信号に変換してデジタ
ル処理を行い、再びアナログ信号に変換するシステムで
は、アナログ信号のダイブミックレンジを失わないよう
にするため、圧伸則が利用される。これにより、例えば
伝送システムの場合、系固有のダイナミックレンジを越
える振幅情報を伝送することもできる。例えば１：２の
対数。

圧縮によれば、ダイナミックレンジ５０［ｄＢ］の伝送
系を用いて、１００　［ｄＢ］　　（＝２ｘ５０）のダ
イナミックレンジによる伝送を可能とする乙のである。

また、音響機等の音声信号をデジタル処理するシステム
では、上記圧伸によりＡ／Ｄ変換変換デジタル信号にノ
イズ成分が混入しないようにすることができる。

アナログ信号をノイズリダクションしてデジタル信号に
変換する方式としては、次の２方式が考えられる。即ち
、第３図に示すように、Ａ／Ｄコンバータ３２の前段に
ノイズリダクション回路３１を設ける方式と、第４図に
示すように、Ａ／Ｄコンバータ４１の後段にノイズリダ
クション回路４２を設ける方式とである。前者の場合に
おけるノイズリダクション回路３１はアブログ回路にて
構成され、後者の場合におけるノイズリダクション回路
４２はデジタル回路にて構成される。

しかして、第３図の方式におけるアナログノイズリダク
ション回路は、例えば第５図に示すように構成する。第
５図において、５１はメインオペアンプと称される演算
アンプ、５２は入力信号のレベルに応じて利得が制御さ
れる利得制御アンプ（ＯＣＡ）であり、利得制御アンプ
５２は、帰還回路部５３を構成し、その出力を演算アン
プ５１の反転入力端に供給することによって、演算アン
プ５１の非反転入力端に入るアナログ入力信号が対数圧
縮された出力を得るようにしている。帰還回路部５３は
、エンファシス回路５４．ウェイティング回路５５．レ
ベルセンサ５６及び前記利得制御アンプ５２にて構成す
る。エンファシス回路５４はローパス特性を有す−るフ
ィルター回路であり、出力を利得制御アンプ５２を介し
て演算アンプ５１の反転入力端に導出している。ウェイ
ティング回路５５は、上記エンファシス回路５４と略逆
の特性を有し、演界アンプ５１における出力の高域の占
める割合いに応じて利得制御アンプ５２の利得を可変す
るレベル信号を発生する。

レベルセンサ５６は、ウェイティング回路５５からのレ
ベル信号を対数変換し、コンデンサ５７を通して出力し
ている。これより、利ｊす制御アンプ５２は、エンファ
シス回路６３からの信号を対数伸長して演算アンプ５１
に帰還することになる。

上記の回路構成は、入出力間の伝達関数を１１（Ｓ）、
ノイズリダクション信号形成部５３の伝達関数をＦ（Ｓ
）、演算アンプ５１の利得をＡとすれば、にて表わされ
る。Ａが１より十分大きければ、ト１（Ｓ）はＦ　（ｓ
）の逆数の関係で表わされ、Ｈ（ｓ）＝　　−１−・・
・■ Ｆ　（ｓ）となる。Ｆ　（ｓ）は、対数伸長特性を有するので、例
えば１０［ｄＢ］の大きさの信号を利得制御アンプ５２
で１０［ｄＢ］増人したとすれば、出力レベルは２０［
ｄＢ］増大することになり１：２の対数伸長をしたこと
になる。■式よりＨ（ｓ）はＦ　（ｓ）の逆数であるの
で、出力特性としては対数圧縮特性を呈し、例えば８０
［ｄＢ］のダイナミックレンジを得るために、伝送系に
は４０［ｄＢ］のダイナミックレンジがあれば良いこと
になる。このような特性のアナログ信号をＡ／Ｄコンバ
ータ３２でデジタル信号に変換すれば、ノイズリダクシ
ョンされたデジタル信号が得られる。この場合のＡ／Ｄ
コンバータ３２としては、アナログ信号がノイズリダク
ション処理されているので、精度の＾いものである必要
はなく、逐次比較形、フラッシュ形、積分形等の通常の
ものを使用することができる。例えば８０［ｄＢ］（１
４ビット精度相当）のダイナミックレンジを得るのに必
要なＡ／Ｄ変換精度は、４０［ｄＢ］（７ビツト相当）
あれば良いことになる。また、第８図、第９図にて示す
ように、Δ−Σ変調器を用いた帰還形のものを用いても
良い。

しかし、第５図の回路は、アナログ回路特有の欠点、特
に、エンファシス回路５４やウェイティング回路５５の
時定数がＣＲで作られているため、特性のばらつきや、
経時変化によって性能が悪化することが考えられる。

一方、第６図は、第４図に基づいて構成されるＡ／Ｄ変
換回路である。第６図において、Ａ／Ｄコンバータ４１
は、アナログ入力信号を直接デジタル信号に変換してお
り、変換出力はデジタル回路構成のノイズリダクション
回路６５で第５図と同様なノイズリダクション処理がな
される。即ち、デジタルノイズリダクション回路６５は
、割り算器６１゜レベルセンサ６２．エンフフ９フ回路
６３．ウェイティング回路６４にて構成する。△／Ｄコ
ンバータ４１の出力は割り算器６１に供給し、ノイズリ
ダクション出力をウェイティング回路６４．レベルセン
サ６２による帰還経路を通した信号と割り篩処理する。

割り線処理された出力は、エンファシス回路６３を介し
てノイズリダクションされた出力となる。

エンファシス回路６３．ウェイティング回路６４は、第
７図に示すようなｌ　ｆ　Ｒ（Ｉｎｆｉｎｉｔｅ　Ｉｍ
ｐｕｌｓｅ　Ｒｅ５ｐｏｎｓｅ　）形のデジタルフィル
ターにて構成することができる。第７図は、直列接続し
た加算器７１゜７２と、遅延回路７３及び係数器７４．
７５にて構成し、遅延回路７３は、加算器７１の出力を
係数器７４を介して加算器７１に帰還し、かつ係数器７
５を介して加算器７２に供給している。このようなデジ
タルフィルターは、係数器７４．７５の係数を所定値に
設定することで、エンファシス特性とウェイティング特
性とを容易に実現することができ、アナログ回路と比べ
て、最適に設計しておきさえすれば、特性の経時劣化が
なく、初期特性のばらつきのない優れた特徴を持たせる
ことができる。しかし、ノイズリダクションエンコード
処理を行う前にＡＤ変換をしているのｒ、ＡＤ変換に要
求される精度が厳しくなる。例えば８０［ｄＢ］のダイ
ナミックレンジを得るために当然１４ビツトの精度が要
求される。更に、ノイズリダクション回路６５（デジタ
ル信号処理部）でも同じだけの演算精度が要求され、割
り算器が必要なこととあわせて、デジタル信号処理部の
回路規模が大きくなってしまう。

なお、第５図及び第６図において、Ａ／Ｄ変換器３２．
４１としては、逐次比較形、フラッシュ形。

積分形、或はΔ−Σ変調器を用いたＡ／Ｄ変換器を利用
することができる。

第８図及び第９図は、それぞれ上記Δ−Σ変調器を用い
たオーバーサンプリング形と称される帰還形のＡ／Ｄ変
換器である。詳述すれば、まず、第８図は積分器が２個
の二重積分形であり、８１はアナログ入力信号と帰還信
号である出力信号との差分を算出する減算器、８２は減
算器８１からの信号を積分する積分器、８３は積分器８
２からの信号と出力信号との差分を算出する減算器、８
４は減算器８３からの信号を積分する積分器、８５はサ
ンプリング信号ｆｓにてコンパレート動作するコンパレ
ータであり、コンパレータ８５は出力を各減算器８１．
８３に帰還している。コンパレータ８５の出力は間引き
フィルター８６によってデータの間引きを行い折返し雑
音を排除する。また、第９図は積分器を１個で構成した
もので、入力信号と出力信号との減算を行う減算器９１
、積分器９２、コンパレータ９３及び間引きフィルター
９４にて構成しである。これらの回路は、サンプリング
信号ｆｓで符号化されたコンパレータ８５（９３）の出
力と入ノｊ信号との差分を積分しているので、得られる
デジタル信号は、入力信号の振幅に応じてパルス頻度が
変化し、積分器が帰還経路ではなく入出力経路にあるた
めに、Δ変調方式のように、雑音による量子化雑音を蓄
積することがないという利点がある。

なお、このようなΔ−Σ変調器は、例えば文献“Ａ　Ｕ
ｓｅ　ｏｒ　Ｄｏｕｂｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ　
ｉｎ　Ｓｉｇｍａ　ＤｅｌｔａＨｏｄｕｌａｔｉｏｎ　
”Ｊ、Ｃ，Ｃａｎｄｙ、　ＩＥＥＥ　Ｔｒａｎｓ、　Ｃ
ＯＨ−３３゜ＮＯ４３Ｐ、Ｐ、２４９−２５８　Ｈａｒ
、１９８５に示されている。

（発明が解決しようとする課題）従来の非直線形Ａ／Ｄ変換回路は、Ａ／Ｄ変換の前にノ
イズリダクション処理を行うか、Ａ／Ｄ変換後にノイズ
リダクション処理を行うかの２方式が有るが、前者では
、アナログ回路によってノイズリダクション処理を行う
ので、エンファシス回路５４及びウェイティング回路５
５でアナログ回路特有の特性ばらつきを生じ、後者では
、Ａ／Ｄ変換のビット数が増大し、デジタル信号処理部
の回路規模が大きくなるという欠点があった。

この発明は上記問題点を除去し、Ａ／Ｄ変換器換のビッ
ト数を小さくでき、かつ特性のばらつきが少なくなるよ
うにした非線形Ａ／Ｄ変換回路の提供を目的とする。

［発明の構成１（課題を解決するための手段）この発明は、アナログ信号をΔ−Σ変調して出力する帰
還形Ａ／Ｄ変換手段と、この変換手段の帰還ループに接
続した利得制御アンプとを設け、前記Ａ／Ｄ変換手段か
らの信号をデジタル処理して出力すると共に、その出力
特性の演算結果より得られる電圧で前記利得制御アンプ
を対数伸長動作させるようにしたものである。

（作用）この発明は、Δ−Σ変調器の帰還経路に、利得が対数伸
長特性で利得制御される利得制御アンプを設ける構成と
なるので、対数圧縮したアナログ信号をΔ−Σ変調する
ことになり、ノイズリダクション特性のばらつきが少な
く、かつ△／Ｄ変換ビット数も少なくて済む。

（実施例）以下、この発明を図示の実施例によって説明する。

第１図はこの発明に係る非線形Ａ／Ｄ変挽変格回路実施
例を示１回路図である。

第１において、端子１はアブログ信号１ａの導入端子で
あり、この端子１からの信号１ａは減算器２に入力して
いる。減算器２．ｖ４分器３．減算器４．積分器５及び
コンパレータ６は、第８図で説明した二重積分形Δ−Σ
変調器を構成している。

本実施例は、この変調器の帰還経路に利得制御アンプ７
を設けたことを特徴としている。

即ち、減算器２は、信号１ａと利得制御アンプ７からの
帰還信号７ａとの減算信号を次段積分器３に供給し、減
算器４は、積分器３からの信号と利得制御アンプ７から
の帰還信号７ａとの減算信号を次段積分器５に供給して
いる。そして、サンプリング信号ｆｓによって比較動作
を行うコンパレータ６は、変調出力６ａを前記利得制御
アンプ７に帰還すると共に、データの間引きを行う間引
きフィルター８に供給している。間引きフィルター８は
、サンプリング周波数ｆｓを整数分の１に低下した信号
で変調出力６ａをサンプリングすることによって、変調
出力６ａよりデータの間引きを行う。間引きフィルター
８の出力は、デジタルフィルターにて構成するエンファ
シス回路９を介して端子１３にローパス特性で帯域制限
したデジタル出力信号９ａを導出している。

上記デジタル出力信号９ａは、アナログ入力信号の振幅
に応じてパルス密度が変化するパルス列信号である。し
かして、このデジタル出力信号９ａは、デジタルフィル
ター構成のウェイティング回路１０にも供給してバイパ
ス特性による帯域制限を受ける。ウェイティング回路１
０は、入力するデジタル出力信号９ａがａｔａｉ成分を
多く含むときに、その高域成分のレベルを示す信号であ
って、利（９制御アンプ７の利得を抑制づるデジタル信
号を出力する。次段レベルセンサ１１は、ウェイティン
グ回路１０からのデジタル信号の示すレベルを検知し、
それを対数変換して出力する。この対数変換出力もウェ
イティングレベルに応じてパルス列の密度が変化するパ
ルス列信号であり、レベルセンサ１１は、出ツノ側に平
滑コンデンサ１２を設けることで、上記パルス列信号を
平滑出力する。平滑コンデンサ１２からの電圧は、利得
制御信号１１ａとして利得制御アンプ７に供給し、利得
制御アンプ７が対数伸長動作するように利得制御してい
る。

上記の構成において、Δ−Σ変ＷＡ鼎の入出力特性は、
入）Ｊ（ｌａ）をＸ、出力（変調出力６ａ）をｙとして
、Ｖ＝Ｘ＋（ｉ　＋Ｚ−１）　２　Ｅ　　　　　　　　・
・・■の式で関係付けられる。但し、Ｅはａ子化雑音で
ある。この式は、一般にノイズシェーブ特性といわれ、
右辺第２項が十分に小さければ、ｙ＝ｘとなり、入力と
出力が等しくなる。換言すれば、入力と出力が等しくな
るように帰還が掛っていることになる。

このような性質を利用すると、本実施例のように帰還経
路中に利得制御アンプ７を設けることによって、利得制
御アンプ７の特性とは逆の特性。

つまり対数圧縮特性のΔ−Σ変調器が構成される。

こうして、コンパレータ６より得られる変調出力６ａが
対数圧縮された信号であれば、間引きフィルター８．エ
ンファシス回路９等によって構成するデジタル信号処理
回路は、第４図のような構成のデジタル方式に比し、半
分のビット数の処理を行えばことになる。例えば、８０
［ｄＢ］（１４ビツト）のダイナミックレンジを得るの
に、従来では１４ビツトの割り算処理が必要であったが
、本実施例によれば、４０［ｄＢ］（７ビツト）の精度
で良い。しかも、割り算回路が不要なので、大幅に回路
を削減することができる。また、ウニティング回路１０
やエンファシス回路９は、デジタルフィルターによって
構成できるので、フィルター特性の経時変化や初期ばら
つきが原理的に除去される。

次に、他の実施例を説明する。

第２図はこの発明の他の実施例を示す構成図である。本
実施例は、二重積分方式の代わりに、−重積弁方式を採
用したしのである。第２図において、第１図と同じ回路
要素に同一の符号を何して説明すると、減点器１２．積
分器１３及びコンパレータ１４にて一重積分Δ−Σ変調
器を構成しである。

そして、コンパレータ１４の出力端と減０器１２との帰
還経路に利（ｅ　ｉｔ、ＩＩ御アンプ７を接続しである
。この利得制御アンプ７は、第１図と同様の構成のデジ
タル信号処理回路部ら、ウェイティング回路１０からの
レベル信号に阜づく利得制御信号１１ａで利得制御を受
けている。この利得制御信号１１ａもレベルセンサ１１
によって対数変換を受けた信号である。

上記−重積弁形Δ−Σ変調器の、入出力関係式％式％となる。右辺第２項が２次ではなく１次となる点が０式
と異なるが、第１図の実施例と同様に、入出力特性は対
数圧縮特性を呈し、デジタル信号処理回路の演ｇ７ビツ
ト数を削減することができる。

但し、■式の右辺第２項が１次であることから、第１図
の実施例と同程度のＳ／Ｎを得るためには、より高い動
作周波数でサンプリングする必要がある。例えば、帯域
が１５　［ＫＩＩｚ　］で、Ｓ／Ｎが８０［ｄＢ］の信
号を得るためには、二重積分形では２　［ＨＨ２］のサ
ンプリング周波数で流むが、−車積弁形では１２　［Ｈ
Ｉｌｚｌが必要となる。しかし、この実施例によれば、
Ａ／Ｄ変換の精度が、７ビツトの精度で良いことから、
Ｓ／Ｎは４０［ｄＢ］あれば良い。−重積弁形で４０［
ｄＢ］のＳ／Ｎを得には、１　［Ｈｌｌｚ　］のサンプ
リング周波数があれば良く、第２図の回路を使用すれば
、二重積分形を用いた場合よりさらに回路規模を縮小す
ることができる。

［発明の効果］以上説明したようにこの発明によれば、信号処理の回路
規模を大きくすることなくノイズリダクション特性の良
好なＡ／Ｄ変換を行うことができる。

【図面の簡単な説明】

第１図はこの発明に係る非線形Ａ／Ｄ変換回路の一実施
例を説明づる構成図、第２図はこの発明の他の実施例を
示す構成図、第３図及び第４図は従来のＡ／Ｄ変換の方
式を説明する説明図、第５図は従来のＡ／Ｄ変換回路を
示す構成図、第６図及び第７図は別の従来構成を説明す
る構成図、第８図及び第９図はΔ−Σ変調器を説明する
構成図である。２．４・・・減算器、３．５・・・積分器、６・・・コ
ンパレータ、７・・・利得制御アンプ、８・・・間引き
フィルター、９・・・エンファシス回路、１０・・・ウ
ェイティング回路、１１・・・レベルセンサ。］１（（ｉ（］第３図第４図ス９第５図

Claims

【特許請求の範囲】

減算器、積分器、コンパレータより構成しアナログ信号
をΔ−Σ変調し前記アナログ信号の振幅に比例してパル
ス頻度が変化するデジタル信号を得る帰還形Ａ／Ｄ変換
手段と、この変換手段の帰還ループに接続した利得制御
アンプと、前記Ａ／Ｄ変換手段からのデジタル信号をデ
ジタル処理して出力すると共に、その出力特性を演算し
た結果より前記帰還ループで帰還される帰還信号を対数
変換するアナログ電圧を生成しこの電圧で前記利得制御
アンプを対数伸長動作させるデジタル信号処理手段とを
具備したことを特徴とする非線形Ａ／Ｄ変換回路。