JPH01231332A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01231332A JPH01231332A JP63057520A JP5752088A JPH01231332A JP H01231332 A JPH01231332 A JP H01231332A JP 63057520 A JP63057520 A JP 63057520A JP 5752088 A JP5752088 A JP 5752088A JP H01231332 A JPH01231332 A JP H01231332A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- inner leads
- semiconductor chip
- lead frame
- insulating tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 claims description 23
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000009719 polyimide resin Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 238000004080 punching Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000763 evoking effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は半導体装置の製造技術さらにはリードフレーム
を用いてなされる半導体装置の製造に適用して特に有効
な技術に関するもので、特に多ピンリードフレームを用
いてなされる半導体装置の製造に利用して有効な技術に
関するものである。
を用いてなされる半導体装置の製造に適用して特に有効
な技術に関するもので、特に多ピンリードフレームを用
いてなされる半導体装置の製造に利用して有効な技術に
関するものである。
[従来の技術]
一般に、リードフレームにおけるリードはタイバを介し
てリード外枠に支持されているが、タイバからインナリ
ード先端までに至る距離が長いものでは、各種製造工程
において、インナリードが曲がり易く、インナリード間
のショート等が起こり易い。そこで、従来、インナリー
ドの曲がりを防止するため次のような製造技術が考えら
れている。
てリード外枠に支持されているが、タイバからインナリ
ード先端までに至る距離が長いものでは、各種製造工程
において、インナリードが曲がり易く、インナリード間
のショート等が起こり易い。そこで、従来、インナリー
ドの曲がりを防止するため次のような製造技術が考えら
れている。
以下、その製造技術を第6図および第7図(A)〜(C
)に基づいて説明する。
)に基づいて説明する。
先ず、エツチングまたはプレスによるパターニングを通
じて形成された通常のリードフレーム9を用意し、この
リードフレーム9のインナリード1a上面にポリイミド
系の樹脂からなる絶縁テープ2を貼着する(第6図およ
び第7図(A))。
じて形成された通常のリードフレーム9を用意し、この
リードフレーム9のインナリード1a上面にポリイミド
系の樹脂からなる絶縁テープ2を貼着する(第6図およ
び第7図(A))。
次いで、このようにして得られたテーピングリードフレ
ームにおけるタブ3上に銀ペースト等の接合材(図示せ
ず)を用いて第7図(B)に示すように半導体チップ4
を接合すると共に、半導体チップ4のボンディングパッ
ド4aとインナリード1aとをAu、AIまたはCu等
のワイヤ5で電気的に接続する。次いで、半導体チップ
4およびその周辺部を第7図(C)に示すように封止樹
脂6によって被覆する。そして、アウタリード1bに半
田メツキを施し、リードフレーム9におけるリード1を
リードフレーム外枠から分離すると共にアウタリード1
bを成形する。これにより単品の半導体装置が得られる
。
ームにおけるタブ3上に銀ペースト等の接合材(図示せ
ず)を用いて第7図(B)に示すように半導体チップ4
を接合すると共に、半導体チップ4のボンディングパッ
ド4aとインナリード1aとをAu、AIまたはCu等
のワイヤ5で電気的に接続する。次いで、半導体チップ
4およびその周辺部を第7図(C)に示すように封止樹
脂6によって被覆する。そして、アウタリード1bに半
田メツキを施し、リードフレーム9におけるリード1を
リードフレーム外枠から分離すると共にアウタリード1
bを成形する。これにより単品の半導体装置が得られる
。
[発明が解決しようとする課題]
ところで、上記製造技術では絶縁テープ2を貼着する際
、加熱処理を施さなければならないが。
、加熱処理を施さなければならないが。
絶縁テープ2の熱膨張係数とインナリード1aとの熱膨
張係数との違いからテーピング後インナリード1aの間
隔が無秩序に変化してしまい、このインナリード1aの
間隔変化によって製造ラインにおけるスループットの低
下が惹起される。
張係数との違いからテーピング後インナリード1aの間
隔が無秩序に変化してしまい、このインナリード1aの
間隔変化によって製造ラインにおけるスループットの低
下が惹起される。
つまり、その後に行なわれるワイヤボンディングの工程
では、半導体チップ4のボンディングパッド4aとイン
ナリード1aとを認識し、その認識結果に基づいて実際
のワイヤボンディングが施行されるが、上記のようにイ
ンナリード1aの間隔が無秩序に変化すると、個別にイ
ンナリード1aを認識する必要があることから、インナ
リード1aの認識に長時間要してしまう。
では、半導体チップ4のボンディングパッド4aとイン
ナリード1aとを認識し、その認識結果に基づいて実際
のワイヤボンディングが施行されるが、上記のようにイ
ンナリード1aの間隔が無秩序に変化すると、個別にイ
ンナリード1aを認識する必要があることから、インナ
リード1aの認識に長時間要してしまう。
また、上記製造技術に用いられるテーピングリードフレ
ームでは、インナリード1aの先端部には絶縁テープ2
を貼着することはできない。なぜなら、インナリード1
aの先端部はワイヤ5の接続部位となっているからであ
る。そこで、従来はインナリード1aの先端部から比較
的離れた部位に絶縁テープ2を貼着するようにしている
が、この場合にはi1!Inテープ2の貼着箇所からイ
ンナリード1aの先端部までの距離が長くなる。したが
って、絶縁テープ2の貼着箇所におけるインナリード1
aの僅かな間隔変化によってインナリード1aの先端部
の接触が惹起され、インナリード18同士の接触が起こ
る。その結果、半導体装置の製造ラインにおける歩留り
が低下してしまうという問題があった。
ームでは、インナリード1aの先端部には絶縁テープ2
を貼着することはできない。なぜなら、インナリード1
aの先端部はワイヤ5の接続部位となっているからであ
る。そこで、従来はインナリード1aの先端部から比較
的離れた部位に絶縁テープ2を貼着するようにしている
が、この場合にはi1!Inテープ2の貼着箇所からイ
ンナリード1aの先端部までの距離が長くなる。したが
って、絶縁テープ2の貼着箇所におけるインナリード1
aの僅かな間隔変化によってインナリード1aの先端部
の接触が惹起され、インナリード18同士の接触が起こ
る。その結果、半導体装置の製造ラインにおける歩留り
が低下してしまうという問題があった。
さらに、最近の半導体装置においては、小型パッケージ
内に大型の半導体チップ4を封入したものも出現してい
るが、このような半導体装置ではインナリード1aの長
さが短いので、絶縁テープ2を貼着するスペースを樹脂
パッケージ内に確保することができず、上記製造技術を
そのままの形では利用できない。
内に大型の半導体チップ4を封入したものも出現してい
るが、このような半導体装置ではインナリード1aの長
さが短いので、絶縁テープ2を貼着するスペースを樹脂
パッケージ内に確保することができず、上記製造技術を
そのままの形では利用できない。
本発明は、かかる点に鑑みなされたもので、製造ライン
におけるスループットおよび歩留りの向上を図ることが
できる半導体装置の製造方法を提供することを目的とし
ている。
におけるスループットおよび歩留りの向上を図ることが
できる半導体装置の製造方法を提供することを目的とし
ている。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
[課題を解決するための手段]
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
即ち、互いに連結されたリードフレームのインナリード
部の先端部に絶縁テープを貼着した後。
部の先端部に絶縁テープを貼着した後。
インナリードの先端部を分離し、この分離されたインナ
リードの先端部上面に半導体チップを接合し、その後、
半導体チップにおけるボンディングパッドとインナリー
ドとをワイヤにて接続するようにしたものである。
リードの先端部上面に半導体チップを接合し、その後、
半導体チップにおけるボンディングパッドとインナリー
ドとをワイヤにて接続するようにしたものである。
[作用]
上記した手段によれば、連結されたインナリードの先端
部に絶縁テープを施した後、インナリードの先端部を分
離させるようにしているので、絶縁テープの貼着の際、
インナリードの間隔変化が抑制され、製造工程中室にイ
ンナリードが適正に保持されるという作用によって、ワ
イヤボンディングの際のインナリードの認識時間が大幅
に減少されると共に、隣り合うワイヤ同士およびインナ
リード同士の接触が防止される。その結果、製造ライン
におけるスループットおよび歩留りの向上という上記目
的が達成される。
部に絶縁テープを施した後、インナリードの先端部を分
離させるようにしているので、絶縁テープの貼着の際、
インナリードの間隔変化が抑制され、製造工程中室にイ
ンナリードが適正に保持されるという作用によって、ワ
イヤボンディングの際のインナリードの認識時間が大幅
に減少されると共に、隣り合うワイヤ同士およびインナ
リード同士の接触が防止される。その結果、製造ライン
におけるスループットおよび歩留りの向上という上記目
的が達成される。
また、インナリードの先端部に半導体チップを接合する
ようにしているので、インナリードの任意位置にワイヤ
が接続できるという作用によって。
ようにしているので、インナリードの任意位置にワイヤ
が接続できるという作用によって。
大小の半導体チップを同一フレームに搭載することが可
能となり、リードフレーム自体の汎用性が増大すること
になる。
能となり、リードフレーム自体の汎用性が増大すること
になる。
[実施例]
以下、本発明に係る半導体装置の製造方法の実施例を図
面に基づいて説明する。
面に基づいて説明する。
第1図には本発明に係る半導体装置の製造方法の第1お
よび第2の実施例に用いられるリードフレームが示され
ている。
よび第2の実施例に用いられるリードフレームが示され
ている。
同図において符号11は42アロイまたは銅合金等によ
って形成されたリードフレームを表わしており、このリ
ードフレーム11においては、リード12におけるイン
ナリード12aの先端部が中央部に存する矩形の連結部
13によって相互に連結されている。つまり、このリー
ドフレーム11はエツチングまたはプレス等により成形
されるが、その際、インナリード12 aの先端部が互
いに連結されるようにされている。なお、上記連結部1
3のサイズは搭載する半導体チップ14のサイズより僅
かに小さくなるように構成されている。
って形成されたリードフレームを表わしており、このリ
ードフレーム11においては、リード12におけるイン
ナリード12aの先端部が中央部に存する矩形の連結部
13によって相互に連結されている。つまり、このリー
ドフレーム11はエツチングまたはプレス等により成形
されるが、その際、インナリード12 aの先端部が互
いに連結されるようにされている。なお、上記連結部1
3のサイズは搭載する半導体チップ14のサイズより僅
かに小さくなるように構成されている。
先ず、上記リードフレーム11を用いてなされる第1の
実施例に係る半導体装置の製造方法を説明する。
実施例に係る半導体装置の製造方法を説明する。
この実施例では、最初に、第2図(A)に示すリードフ
レーム11(第1図に示すリードフレーム)における連
結部13とその周辺部(インナリード12aの先端部)
上面に、搭載される半導体チップ14(第2図(D))
のサイズと同じか、やや大きめなサイズの絶縁テープ1
5を貼着する(第2図(B))。この絶縁テープ15と
しては、特に制限はされないがポリイミド系樹脂からな
り下面に接着剤が付着されたテープが用いられ、このポ
リイミド系樹脂テープの貼着は例えば160〜200℃
の雰囲気下で10〜20kg/cJで0゜3秒間加圧す
ることによってなされる。
レーム11(第1図に示すリードフレーム)における連
結部13とその周辺部(インナリード12aの先端部)
上面に、搭載される半導体チップ14(第2図(D))
のサイズと同じか、やや大きめなサイズの絶縁テープ1
5を貼着する(第2図(B))。この絶縁テープ15と
しては、特に制限はされないがポリイミド系樹脂からな
り下面に接着剤が付着されたテープが用いられ、このポ
リイミド系樹脂テープの貼着は例えば160〜200℃
の雰囲気下で10〜20kg/cJで0゜3秒間加圧す
ることによってなされる。
こうして絶縁テープ15が貼着されたならば、リードフ
レーム11の連結部13を第2図(C)に示すようにプ
レスを用いて打ち抜き、インナリード12aの先端部を
分離させる。このとき連結部13上面に貼着されていた
FA総テープ15の一部も同時に打ち抜かれることにな
るが、打抜き部分以外の絶縁テープ15は残り、この残
余の絶縁テープ15によってインナリード12aの間隔
は適正に保持される。
レーム11の連結部13を第2図(C)に示すようにプ
レスを用いて打ち抜き、インナリード12aの先端部を
分離させる。このとき連結部13上面に貼着されていた
FA総テープ15の一部も同時に打ち抜かれることにな
るが、打抜き部分以外の絶縁テープ15は残り、この残
余の絶縁テープ15によってインナリード12aの間隔
は適正に保持される。
次いで、ダイボンディングの工程では、上記残余の絶縁
テープ15上面に銀ペーストまたはエポキシ樹脂等の接
合材(図示せず)を載せ、第2図CD)に示すように、
当該接合材を介して半導体チップ14を接合する。
テープ15上面に銀ペーストまたはエポキシ樹脂等の接
合材(図示せず)を載せ、第2図CD)に示すように、
当該接合材を介して半導体チップ14を接合する。
その後、ワイヤボンディングの工程で、半導体チップ1
4のボンディングパッド14aとインナリードL2aと
をAu、AIまたはCu等のワイヤ16によって電気的
に接続し、半導体チップ14およびその周辺部をエポキ
シ樹脂17によって封止する(第2図(E))。次いで
、アウタリード12bに半田メツキを施した後、リード
フレーム11の外枠からり一部12を切り離すと共に、
アウタリード12bを成形する。
4のボンディングパッド14aとインナリードL2aと
をAu、AIまたはCu等のワイヤ16によって電気的
に接続し、半導体チップ14およびその周辺部をエポキ
シ樹脂17によって封止する(第2図(E))。次いで
、アウタリード12bに半田メツキを施した後、リード
フレーム11の外枠からり一部12を切り離すと共に、
アウタリード12bを成形する。
以」二により単品の半導体装置が得られる。
上記実施例の半導体装置の製造方法によれば次のような
効果を得ることができる。
効果を得ることができる。
即ち、上記実施例に係る半導体装置の製造方法によれば
、インナリード12aの先端部が互いに連結されたリー
ドフレーム11を用い、絶縁テープ15を貼着した後、
インナリード12aの先端部を分離するようにしている
ので、絶縁テープ15を貼着するまでの間は連結部13
によってインナリード12aの間隔変化が防止され、連
結部13の打抜き後は絶縁テープ15によってインナリ
ード12aの間隔変化が防止されるという作用によって
、隣合うインナリード12a同士の間隔が適正に保持さ
れ、ワイヤボンディング時における個々のインナリード
12aの認識が容易となり、ワイヤボンディング時間を
大幅に短縮することができる。
、インナリード12aの先端部が互いに連結されたリー
ドフレーム11を用い、絶縁テープ15を貼着した後、
インナリード12aの先端部を分離するようにしている
ので、絶縁テープ15を貼着するまでの間は連結部13
によってインナリード12aの間隔変化が防止され、連
結部13の打抜き後は絶縁テープ15によってインナリ
ード12aの間隔変化が防止されるという作用によって
、隣合うインナリード12a同士の間隔が適正に保持さ
れ、ワイヤボンディング時における個々のインナリード
12aの認識が容易となり、ワイヤボンディング時間を
大幅に短縮することができる。
また、上記実施例に係る半導体装置の製造方法によれば
、インナリード12aの先端部上面に半導体チップ14
を接合するようにしているため、インナリード12aの
任意位置がワイヤ16の接続部として利用できるという
作用によって、ピン数(リード数)が同数の大小様々な
半導体チップ14を搭載でき、したがって、搭載する半
導体チップ14のサイズに応じたリードフレームを個別
に用意する必要がなくなり、リードフレームの標準化ひ
いては半導体装置のコスト低減を図ることが可能となる
。
、インナリード12aの先端部上面に半導体チップ14
を接合するようにしているため、インナリード12aの
任意位置がワイヤ16の接続部として利用できるという
作用によって、ピン数(リード数)が同数の大小様々な
半導体チップ14を搭載でき、したがって、搭載する半
導体チップ14のサイズに応じたリードフレームを個別
に用意する必要がなくなり、リードフレームの標準化ひ
いては半導体装置のコスト低減を図ることが可能となる
。
さらに、上記実施例に係る半導体装置の製造方法によれ
ば、インナリード12aの先端部上面に半導体チップ1
4を接合するようにしているので、パッケージに封入さ
れるリード長さが増大するという作用によって、リード
12の抜は落ちが効果的に防止できる。
ば、インナリード12aの先端部上面に半導体チップ1
4を接合するようにしているので、パッケージに封入さ
れるリード長さが増大するという作用によって、リード
12の抜は落ちが効果的に防止できる。
また、上記実施例に係る半導体装置の製造方法によれば
、インナリード12aの先端部上面に半導体チップ14
を接合するようにしているので、半導体チップ14の接
合後にはインナリード12aが固定されるという作用に
よって、樹脂モールドの際などに隣合うインナリード1
2a同士およびワイヤ16同士の接触が防止される。
、インナリード12aの先端部上面に半導体チップ14
を接合するようにしているので、半導体チップ14の接
合後にはインナリード12aが固定されるという作用に
よって、樹脂モールドの際などに隣合うインナリード1
2a同士およびワイヤ16同士の接触が防止される。
以上の相乗効果によって本実施例の製造方法によれば、
半導体装置の製造ラインにおけるスループットおよび歩
留りの向上を図ることができると共に、半導体装置の信
頼性を高めることができる。
半導体装置の製造ラインにおけるスループットおよび歩
留りの向上を図ることができると共に、半導体装置の信
頼性を高めることができる。
また、第3図(A)〜(E)には本発明に係る半導体装
置の製造方法の第2の実施例が示されている。
置の製造方法の第2の実施例が示されている。
この第2の実施例の半導体装置の製造方法にあっても第
1の実施例におけると同様のリードフレーム11(第1
図)が用いられる。
1の実施例におけると同様のリードフレーム11(第1
図)が用いられる。
この実施例では、第3図(A)に示すリードフレーム1
1(第1図と同様のリードフレーム)において、絶縁テ
ープ15を連結部13およびその周辺部に貼着するにあ
たり、絶縁テープ15を連結部13およびその周辺部下
面に貼着する(第3図(B))。この点において第1の
実施例と異なっている。その他の点では第1の実施例と
略同様である。
1(第1図と同様のリードフレーム)において、絶縁テ
ープ15を連結部13およびその周辺部に貼着するにあ
たり、絶縁テープ15を連結部13およびその周辺部下
面に貼着する(第3図(B))。この点において第1の
実施例と異なっている。その他の点では第1の実施例と
略同様である。
つまり、絶縁テープ15を貼着した後には、リードフレ
ーム11の連結部13を第3図(C)に示すようにプレ
スを用いて打ち抜き、インナリード12aの先端部を分
離させる。そして、ダイボンディングの工程では、イン
ナリード12aの先端部上面に接合材を介して半導体チ
ップ14を接合する(第3図(D))。また、ワイヤボ
ンディングの工程では、半導体チップ14のボンディン
グパッド14aとインナリード1.2aとをワイヤ16
によって電気的に接続し、その後、半導体チップ14お
よびその周辺部をエポキシ樹脂17によって封止する(
第3図(E))。しかる後、アウタリード12bに半田
メンキレ施し、リードフレーム11の外枠からり−ド1
2を切り離すと共に、アウタリード12bを成形する。
ーム11の連結部13を第3図(C)に示すようにプレ
スを用いて打ち抜き、インナリード12aの先端部を分
離させる。そして、ダイボンディングの工程では、イン
ナリード12aの先端部上面に接合材を介して半導体チ
ップ14を接合する(第3図(D))。また、ワイヤボ
ンディングの工程では、半導体チップ14のボンディン
グパッド14aとインナリード1.2aとをワイヤ16
によって電気的に接続し、その後、半導体チップ14お
よびその周辺部をエポキシ樹脂17によって封止する(
第3図(E))。しかる後、アウタリード12bに半田
メンキレ施し、リードフレーム11の外枠からり−ド1
2を切り離すと共に、アウタリード12bを成形する。
以上により単品の半導体装置を得る。
この第2の実施例によっても第1の実施例と同様の効果
を得ることができる。
を得ることができる。
また、第4図(A)〜(E)には本発明に係る半導体装
置の製造方法の第3の実施例が示されている。
置の製造方法の第3の実施例が示されている。
この第3の実施例で用いられるリードフレーム21は、
第1および第2の実施例で用いられたリードフレーム1
1(第1図)と基本的には同様な構成となっているが、
インナリード22aの先端部および連結部23の厚みが
他のリード部分の厚みよりも薄くなるように成形されて
いる点においてfjS1図のリードフレーム11と異な
っている。
第1および第2の実施例で用いられたリードフレーム1
1(第1図)と基本的には同様な構成となっているが、
インナリード22aの先端部および連結部23の厚みが
他のリード部分の厚みよりも薄くなるように成形されて
いる点においてfjS1図のリードフレーム11と異な
っている。
即ち、このリードフレーム21にはその上面に凹部が形
成されている。
成されている。
この実施例では、第4図(A)に示すリードフレーム2
1における連結部23およびその周辺部つまり厚みの薄
い部分の下面に絶縁テープ15を貼着するようになって
いる(第3図(B))。それ以外の点においては第1の
実施例と略同様である。
1における連結部23およびその周辺部つまり厚みの薄
い部分の下面に絶縁テープ15を貼着するようになって
いる(第3図(B))。それ以外の点においては第1の
実施例と略同様である。
つまり、絶縁テープ15の貼着後には、リードフレーム
21の連結部13を第4図(C)に示すようにプレスを
用いて打ち抜いてインナリード22aの先端部を分離さ
せ、インナリード22aの先端部上面に半導体チップ1
4を接合しく第4図(D))、半導体チップ14のボン
ディングパッド14aとインナリード22aとをワイヤ
16によって電気的に接続し、半導体チップ14および
その周辺部をエポキシ樹脂17によって封止する(第4
図(E))。次いで、アウタリード22bに半田メツキ
を施した後、リードフレーム21の外枠からり一部22
を切り離すと共に、アウタリード22bを成形する。
21の連結部13を第4図(C)に示すようにプレスを
用いて打ち抜いてインナリード22aの先端部を分離さ
せ、インナリード22aの先端部上面に半導体チップ1
4を接合しく第4図(D))、半導体チップ14のボン
ディングパッド14aとインナリード22aとをワイヤ
16によって電気的に接続し、半導体チップ14および
その周辺部をエポキシ樹脂17によって封止する(第4
図(E))。次いで、アウタリード22bに半田メツキ
を施した後、リードフレーム21の外枠からり一部22
を切り離すと共に、アウタリード22bを成形する。
以上により単品の半導体装置を得る。
なお、絶縁テープ15を連結部23およびその周辺部つ
まり厚みの薄い部分の上面に貼着するようにしても良い
。
まり厚みの薄い部分の上面に貼着するようにしても良い
。
この実施例によっても第1の実施例におけると同様の効
果を得ることができる。
果を得ることができる。
さらに、この実施例の半導体′JA置の¥!5造方法に
よれば、上記のように凹部を有するリードフレーム21
を用い、この凹部に半導体チップ14を接合するように
しているので、半導体チップ14がリードフレーム21
の上面に対して相対的に下がり、比較的短いワイヤ16
によってボンディングパッド14aとインナリード22
aとが接続され、その結果、樹脂モールド工程等におけ
るワイヤショートの発生が抑制される。
よれば、上記のように凹部を有するリードフレーム21
を用い、この凹部に半導体チップ14を接合するように
しているので、半導体チップ14がリードフレーム21
の上面に対して相対的に下がり、比較的短いワイヤ16
によってボンディングパッド14aとインナリード22
aとが接続され、その結果、樹脂モールド工程等におけ
るワイヤショートの発生が抑制される。
なお、上記リードフレーム21は次のような利点をも有
する。
する。
即ち、インナリード22aの先端の間隔はピン数が増大
するに伴って小さくなる。特に、インナリード22aの
先端部を半導体チップ14に重ね合せた場合にはその傾
向は顕著である。ところが、この場合リードフレーム2
1の厚みが大きいと、上記インナリード22aの先端部
を精度良くパターンニングできない。反面、リードフレ
ーム21全体の厚みを小さくするにも限界がある。なぜ
なら、アウタリード22bの剛性が劣化してしまい、折
曲しやすくなってしまうからである。その点。
するに伴って小さくなる。特に、インナリード22aの
先端部を半導体チップ14に重ね合せた場合にはその傾
向は顕著である。ところが、この場合リードフレーム2
1の厚みが大きいと、上記インナリード22aの先端部
を精度良くパターンニングできない。反面、リードフレ
ーム21全体の厚みを小さくするにも限界がある。なぜ
なら、アウタリード22bの剛性が劣化してしまい、折
曲しやすくなってしまうからである。その点。
上記のようなリードフレーム21によれば、アウタリー
ド22bの剛性を劣化させることなくインナリード22
aの先端のパターンニング精度を向上させることが可能
となる。
ド22bの剛性を劣化させることなくインナリード22
aの先端のパターンニング精度を向上させることが可能
となる。
また、第5図(A)〜(E)には本発明に係る半導体装
置の第4の実施例が示されている。
置の第4の実施例が示されている。
この第4の実施例で用いられるリードフレーム31(第
5図(A))はインナリード32a先端部が他のリード
部分に対して下方に折曲形成されている。そして、この
実施例では、リードフレーム31の連結部32およびイ
ンナリード部32aの折曲部下面に貼着するようにして
いる(第5図(B))。それ以外の点では、第1の実施
例と略同様である。
5図(A))はインナリード32a先端部が他のリード
部分に対して下方に折曲形成されている。そして、この
実施例では、リードフレーム31の連結部32およびイ
ンナリード部32aの折曲部下面に貼着するようにして
いる(第5図(B))。それ以外の点では、第1の実施
例と略同様である。
つまり、絶縁テープ15の貼着後には、リードフレーム
31の連結部33を第5図(C)に示すようにプレスを
用いて打ち抜いぞインナリード32aの先端部を分離さ
せ、インナリード32aの先端部上面に半導体チップ1
4を接合しく第5図(D)’)、半導体チップ14のボ
ンディングパッド14aとインナリード32aとをワイ
ヤ16によって電気的に接続し、半導体チップ14およ
びその周辺部をエポキシ樹脂17によって封止する(第
5図(E))。次いで、アウタリード32bに半田メツ
キを施した後、リードフレーム31の外枠からリード3
2を切り離すと共に、アウタリード32bを成形する。
31の連結部33を第5図(C)に示すようにプレスを
用いて打ち抜いぞインナリード32aの先端部を分離さ
せ、インナリード32aの先端部上面に半導体チップ1
4を接合しく第5図(D)’)、半導体チップ14のボ
ンディングパッド14aとインナリード32aとをワイ
ヤ16によって電気的に接続し、半導体チップ14およ
びその周辺部をエポキシ樹脂17によって封止する(第
5図(E))。次いで、アウタリード32bに半田メツ
キを施した後、リードフレーム31の外枠からリード3
2を切り離すと共に、アウタリード32bを成形する。
以上により単品の半導体装置を得る。
なお、絶縁テープの貼着はインナリード32aの上面で
あっても良い。
あっても良い。
この第4の実施例によっても第1の実施例と同様の効果
を得ることができる。
を得ることができる。
さらに、この実施例の半導体装置の製造方法によれば、
上記のように凹部を有するリードフレーム21を用い、
この凹部に半導体チップ14を接合するようにしている
ので、半導体チップ14がリードフレーム21の上面に
対して相対的に下がり、比較的短いワイヤ16によって
ボンディングパッド14aとインナリード22aとが接
続され、その結果、樹脂モールド工程等におけるワイヤ
ショートの発生が抑制される。
上記のように凹部を有するリードフレーム21を用い、
この凹部に半導体チップ14を接合するようにしている
ので、半導体チップ14がリードフレーム21の上面に
対して相対的に下がり、比較的短いワイヤ16によって
ボンディングパッド14aとインナリード22aとが接
続され、その結果、樹脂モールド工程等におけるワイヤ
ショートの発生が抑制される。
また、上述のように半導体チップ14がリードフレーム
21の上面に対して相対的に下がるので、パッケージ自
体の厚みを小さくすることができる。
21の上面に対して相対的に下がるので、パッケージ自
体の厚みを小さくすることができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが1本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが1本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、上記実施例では、1枚のリードフレームにて同
一の半導体装置を製造する場合を前提に説明したが、1
枚のリードフレームを用いてピン数が同じで大きさの異
なる多種の半導体装置を同時に製造するようにしても良
いことは勿論である。
一の半導体装置を製造する場合を前提に説明したが、1
枚のリードフレームを用いてピン数が同じで大きさの異
なる多種の半導体装置を同時に製造するようにしても良
いことは勿論である。
[発明の効果コ
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
即ち、インナリードの先端部が互いに連結されたリード
フレームのインナリードの先端部に絶縁テープを貼着し
た後、インナリードの先端部を互いに分離させ、この分
離されたインナリードの先端部上面に半導体チップを接
合し、その後、半導体チップにおけるボンディングパッ
ドとインナリードとをワイヤにて接続するようにしたの
で、製造工程中、インナリード間隔が適正に保持され、
その結果、ワイヤボンディングの際のインナリードの認
識時間が大幅に減少されると共に、隣り合うワイヤ同士
およびインナリードのショートが防止される。その結果
、製造ラインにおけるスループットおよび歩留りの向上
という上記目的が達成される。
フレームのインナリードの先端部に絶縁テープを貼着し
た後、インナリードの先端部を互いに分離させ、この分
離されたインナリードの先端部上面に半導体チップを接
合し、その後、半導体チップにおけるボンディングパッ
ドとインナリードとをワイヤにて接続するようにしたの
で、製造工程中、インナリード間隔が適正に保持され、
その結果、ワイヤボンディングの際のインナリードの認
識時間が大幅に減少されると共に、隣り合うワイヤ同士
およびインナリードのショートが防止される。その結果
、製造ラインにおけるスループットおよび歩留りの向上
という上記目的が達成される。
また、インナリードの先端部に半導体チップを接合する
ようにしているので、リードフレーム自体の汎用性も増
大することになる。
ようにしているので、リードフレーム自体の汎用性も増
大することになる。
第1図は本発明に係る半導体装置の製造方法の第1の実
施例および第2の実施例に用いられるリードフレームの
一部を示す平面図。 第2図(A)〜(E)は本発明に係る半導体装置の製造
方法の第1の実施例の工程図。 第3図(A)〜(E)は本発明に係る半導体装置の製造
方法の第2の実施例の工程図、第4図(A)〜(E)は
本発明に係る半導体装置の製造方法の第3の実施例の工
程図、第5図(A)〜(E)は本発明に係る半導体装置
の製造方法の第4の実施例の工程図。 第6図は従来用いられていたリードフレームの一部を示
す平面図、 第7図(A)〜(C)は従来の半導体装置の製造方法を
示す工程図である。 11.21.31・・・・リードフレーム、12a。 22a、32a・・・・インナリード、13,23゜3
3・・・・連結部、14・・・・半導体チップ、14a
・・・・ボンディングパッド、15・・・・絶縁テープ
。 第 1 図 第2図 第 3 図 第 4 図
施例および第2の実施例に用いられるリードフレームの
一部を示す平面図。 第2図(A)〜(E)は本発明に係る半導体装置の製造
方法の第1の実施例の工程図。 第3図(A)〜(E)は本発明に係る半導体装置の製造
方法の第2の実施例の工程図、第4図(A)〜(E)は
本発明に係る半導体装置の製造方法の第3の実施例の工
程図、第5図(A)〜(E)は本発明に係る半導体装置
の製造方法の第4の実施例の工程図。 第6図は従来用いられていたリードフレームの一部を示
す平面図、 第7図(A)〜(C)は従来の半導体装置の製造方法を
示す工程図である。 11.21.31・・・・リードフレーム、12a。 22a、32a・・・・インナリード、13,23゜3
3・・・・連結部、14・・・・半導体チップ、14a
・・・・ボンディングパッド、15・・・・絶縁テープ
。 第 1 図 第2図 第 3 図 第 4 図
Claims (1)
- 【特許請求の範囲】 1、リードフレームの上面に半導体チップを接合し、半
導体チップのボンディングパッドと上記リードフレーム
のインナリードとを電気的に接続するにあたり、インナ
リードが先端部において互いに連結されるように成形さ
れたリードフレームを用い、このリードフレームにおけ
るインナリードの先端部に絶縁テープを貼着し、インナ
リード間隔を上記絶縁テープによって保持しつつ上記イ
ンナリードの先端部を互いに分離させ、この分離された
インナリードの先端部上面に半導体チップを接合し、そ
の後、半導体チップのボンディングパッドとインナリー
ドとをワイヤにて接続するようにしたことを特徴とする
半導体装置の製造方法。 2、上記絶縁テープを上記インナリードの先端部に貼着
するにあたり、上記絶縁テープを上記インナリードの先
端部上面に貼着するようにしたことを特徴とする請求項
1記載の半導体装置の製造方法。 3、上記絶縁テープを上記インナリードの先端部に貼着
するにあたり、上記絶縁テープを上記インナリードの先
端部下面に貼着したことを特徴とする請求項1記載の半
導体装置の製造方法。 4、上記リードフレームは上記インナリードの先端部の
厚みが他のリード部分の厚みよりも薄く成るように成形
されていることを特徴とする請求項1〜3いずれか記載
の半導体装置の製造方法。 5、上記絶縁テープはポリイミド系の樹脂から構成され
ていることを特徴とする請求項1〜4いずれか記載の半
導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63057520A JP2564595B2 (ja) | 1988-03-11 | 1988-03-11 | 半導体装置の製造方法 |
KR1019890002852A KR970011649B1 (ko) | 1988-03-10 | 1989-03-08 | 반도체 장치의 제조방법 |
US07/321,385 US4994411A (en) | 1988-03-10 | 1989-03-10 | Process of producing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63057520A JP2564595B2 (ja) | 1988-03-11 | 1988-03-11 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01231332A true JPH01231332A (ja) | 1989-09-14 |
JP2564595B2 JP2564595B2 (ja) | 1996-12-18 |
Family
ID=13058011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63057520A Expired - Fee Related JP2564595B2 (ja) | 1988-03-10 | 1988-03-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2564595B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53105970A (en) * | 1977-02-28 | 1978-09-14 | Hitachi Ltd | Assembling method for semiconductor device |
JPS5812341A (ja) * | 1981-07-16 | 1983-01-24 | Toshiba Corp | 半導体装置 |
JPS5957439A (ja) * | 1982-09-27 | 1984-04-03 | Fujitsu Ltd | 半導体装置 |
JPS61125059A (ja) * | 1984-11-22 | 1986-06-12 | Hitachi Ltd | リ−ドフレ−ムおよびそれを用いた半導体装置 |
-
1988
- 1988-03-11 JP JP63057520A patent/JP2564595B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53105970A (en) * | 1977-02-28 | 1978-09-14 | Hitachi Ltd | Assembling method for semiconductor device |
JPS5812341A (ja) * | 1981-07-16 | 1983-01-24 | Toshiba Corp | 半導体装置 |
JPS5957439A (ja) * | 1982-09-27 | 1984-04-03 | Fujitsu Ltd | 半導体装置 |
JPS61125059A (ja) * | 1984-11-22 | 1986-06-12 | Hitachi Ltd | リ−ドフレ−ムおよびそれを用いた半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2564595B2 (ja) | 1996-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970011649B1 (ko) | 반도체 장치의 제조방법 | |
JP4388586B2 (ja) | 半導体装置 | |
TWI379367B (en) | Chip packaging method and structure thereof | |
JP2004048024A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH08186151A (ja) | 半導体装置及びその製造方法 | |
JP3663295B2 (ja) | チップスケールパッケージ | |
JPH01231332A (ja) | 半導体装置の製造方法 | |
JP2564596B2 (ja) | 半導体装置の製造方法 | |
JPH06236956A (ja) | 半導体装置及びその製造方法 | |
JP4266429B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JPH0758273A (ja) | リードフレーム及びそれを用いた半導体装置 | |
JPH1140728A (ja) | リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法 | |
JP2773553B2 (ja) | スタッドバンプ付きicチップの製造方法 | |
JP2882130B2 (ja) | 半導体装置の製造方法 | |
JPH05102384A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH0720925Y2 (ja) | リードフレーム | |
JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
JPH06350009A (ja) | 半導体装置の製造方法及びリードフレーム | |
JP2003007953A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2001077273A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JPH05251502A (ja) | フィルムキャリア半導体装置 | |
JP2004200719A (ja) | 半導体装置 | |
JPH05144989A (ja) | リードフレームの製造方法とそれを用いた半導体素子の接合方法 | |
JP2008218703A (ja) | 半導体装置及びその製造方法 | |
JPH02298044A (ja) | リードフレームの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |