JPH01220546A - 多重データリンク - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各種産業機械やＮＣ機械、無人搬送車、ロボ
ット等において数多く用いられる各種センサやアクチュ
エータを、制御用コントローラにある中央処理装置にて
集中管理する多重データリンクの誤出力抑制装置に関す
るものである。

〔従来の技術〕

第８図に従来の多重データリンクの全体の構成を示す。

すなわち第８図において、１０は、制御用コントローラ
として対象機械を統括的に制御するマシンコントローラ
、２−１．２−２．２−３、・・・、２−ｎは同機械内
の各部に配設されたセンサまたはアクチュエータ、３０
は、中央処理装置としてマシンコントローラ１０に配設
されるＬＡＮ（ローカルエリアネットワーク）コントロ
ーラ、４−１．４−２．４−３、・・・、４−ｎは、複
数のセンサまたはアクチュエータ２−１〜２−ｎ各々に
対応して配されて各種データ（センサデータまたはアク
チュエータ制御データ）を前記ＬＡＮコントローラ３０
との間で中継処理するＬＡＮコントローラであり、上述
の如くこの多重データリンクでは、中央処理装置として
のＬＡＮコントローラ３０と周辺処理装置としてのＬＡ
Ｎコントローラ４−１〜４−ｎとが環状に直列に接続さ
れる。

また、第９図は、こうした多重データリンクにおいて各
ＬＡＮコントローラ３０．４−１〜４−ｎ間を伝送され
るとする信号Ｓ　６−　Ｓ　ｎのプロトコルの一例を示
すものである。

この例において、前記信号Ｓ　６　＝　Ｓ　ｎは、各セ
ンサからのセンサ出力を示すセンサデータまたは各アク
チュエータの駆動態様を制御するための制御内容を示す
制御データ等の列からなるデータ列と、このデータ列の
直前に配されて複数ビットの所定の論理構造をもってデ
ータ列の先頭を指示するスタートコードと、前記データ
列の直後に配されて同様に複数ビット所定の論理構造（
スタートコードの論理構造とは異なる）をもって同デー
タ列の末尾を指示するストップコードと、各ポート間（
各ＬＡＮコントローラ間）でのエラー発生の有無検知用
として前記ＬＡＮコントローラ４−１〜４−ｎ）の各々
において各別に生成されて前記ストップコードの直後に
所定ビット数からなるコード信号として付加されるエラ
ーチェックコードとをそれぞれ具えて構成されており、
各ＬＡＮコントローラ３０．４−１〜４−ｎにおいては
、上記スタートコードおよびストップコードの検出に基
づいてデータ（データ列）の存在を知り、また前記エラ
ーチェックコードの検査に基づいてエラー発生の有無を
知る。

〔発明が解決しようとする課題〕

こうした多重データリンクにおいては、その各ＬＡＮコ
ントローラ４−１〜４−ｎ間に伝送する信号として上記
のようなプロトコルを有する信号を採用することで、デ
ータの授受並びにエラーチェックについては確かに、こ
れを有効に達成することができるが、ＬＡＮコントロー
ラ４−１〜４−ｎの内部でデータ列に１ビット抜けや、
１ビツト付加という異常が起きても、その異常を検出す
る能力がなく、誤ったデータ伝送が行われていた。

本発明は上記の事情に鑑みなされたものであって、その
目的とするところは、周辺処理装置の内部でデータ列の
ビット異常が生じた場合、このビット異常を検出し得て
誤ったデータ伝送を防止することができる多重データリ
ンクを提供することができる。

〔課題を解決するための手段〕

上記の目的を達成するために本発明は、複数のセンサま
たはアクチュエータのデータを１つの中央処理装置との
間で通信してこれを集中管理するにあたり、前記複数の
センサまたはアクチュエータの各々に対応して、エラー
発生の有無をチェックするために前記データとともに伝
送されるエラーチェックコードを少なくとも具えた信号
の入力に伴ないこのエラーチェックコードの内容を検査
してエラー発生の有無を監視しつつ各データの各対応す
るセンサまたはアクチュエータとの間での授受並びに前
記信号の出力を行う周辺処理装置を設け、前記中央処理
装置を介してこれら周辺処理装置を接続した多重データ
リンクにおいて、前記周辺処理装置の各々に、データ列
のビット数が正常か否かをチェックし、データ列にビッ
ト異常を検出したら伝送データにエラーコードを付加す
る手段を設けた構成にしである。

〔作　用〕

データ列のビット数が正常か否かをチェックしデータ列
にビット異常を検出したら伝送データにエラーコードを
付加する。

〔実　施　例〕

以下、本発明の実施例を第１図乃至第７図に基づいて説
明する。

第１図乃至第３図に示すものは本出願人が、特願昭８２
−２４８８８１号において提唱した多重デ−タリンクで
ある。そして第１図は、データリンクとして先の第８図
に示した構成のものを前提として、その各周辺処理装置
としてのＬＡＮコントローラ４−１〜４−ｎの具体構成
例を示したものである。

勿論、これらＬＡＮコントローラ４−１〜４−ｎは全て
同一の構成を有する。

そして％　Ｌ　Ａ　Ｎ　：ｌシトローラ４−１〜４−ｎ
は、各々中央のＬＡＮコントローラ３０若しくは前段の
ＬＡＮコントローラから伝送される信号を受信してこれ
を所要に復調する受信回路４０１と、この受信復調され
た信号から所定の論理構造をもってデータ列の先頭を示
す前記スタートコードを検出するスタートコード検出回
路４０２と、同受信復調された信号から更に所定の論理
構造をもってデータ列の末尾を示す前記ストップコード
を検出するストップコード検出回路４０３と、同受信復
調信号のうちの前記エラーチェックコード（エラーの有
無を検索するためのコードとして前段ＬＡＮコントロー
ラを通じて生成出力される）に基づいて前段（前ボート
）と自段（自ボート）間でのエラー発生の有無を検査す
るエラーチェック回路４０４と、同受信復調信号にエラ
ーの発生を通知するためのエラーコード（エラー発生の
検知に基づき前段ＬＡＮコントローラの後述するエラー
コード付加回路４０８を通じて生成付加される）が付加
されているか否か監視して付加されている場合にこの旨
検出するエラーコード検出回路４０５と、エラーチェッ
クコード検査回路４０４、エラーコード検出回路４０５
の各々の出力側に入力部が接続されたオア回路ＯＲと、
前記受信復調信号（正確にはこのうちのデータ列）とセ
ンサまたはアクチュエータ２−１〜２−ｎとの間でのデ
ータ変換を行う回路であって、これがセンサである場合
には、各対応するセンサのセンサ出力に基づいて自段の
転送すべきセンサデー多を生成出力し、またこれがアク
チュエータである場合には、各対応するアクチュエータ
に対する制御データに基づいてこれを駆動するための駆
動信号を生成出力するデータ変換回路４０６と、同受信
復調信号に基づいて新たにエラーチェックコードを生成
出力するエラーチェックコード生成回路４０７と、同受
信復調信号のこのエラーチェックコード生成回路４０７
への入力を開閉制御する第１スイッチ回路ＳＷ１と、エ
ラーコードの生成を行い必要に応じて（後述する第２ス
イッチ回路ＳＷ２による選択に応じて）これを受信復調
信号に付加するエラーフード付加回路４０８と、前記受
信復調信号（データ変換回路４０６を通じてデータが付
加される場合はこれも含む）および、前記エラーチェッ
クコード生成回路４０７から生成出力される信号（エラ
ーチェックコード）および前記エラーコード付加回路４
０８から出力される信号（エラーコード）のうちのいず
れかを経時的に選択出力する第２スイッチ回路ＳＷ２と
、この第２スイッチ回路ＳＷ２から選択出力される信号
を所要に変調してこれを次段ＬＡＮコントローラ若しく
は中央ＬＡＮコントローラ３へ送出する送信回路４０９
とを具えて構成されている。

第２図は、前記ＬＡＮコントローラ４−１〜４−ｎのう
ちのＬＡＮコントローラ４−２を例にとってその動作例
を示したタイミングチャートであり、以下、これら各Ｌ
ＡＮコントローラにて実行される信号処理動作を詳述す
る。

ここでは、ＬＡＮコントローラ４−１とＬＡＮコントロ
ーラ４−２との間における信号伝送に際してエラーが発
生したことを想定する。

いま、前段ＬＡＮコントローラ（ＬＡＮコントローラ４
−１）から次段ＬＡＮコントローラ（ＬＡＮコントロー
ラ４−２）に対して第２図（ａ）に示す態様の信号伝送
があり、これが受信回路４０１にて受信復調されたとす
ると、スタートコード検出回路４０２では第２図（ｂ）
に示すタイミングにてこの受信信号のスタートコードを
検出して第１スイッチ回路ＳＷ１をオシ（初期はオフと
なっている）に切換制御する（第２図（ｇ）参照）。こ
れにより、エラーチニックコード生成回路４０７は、そ
の入力される信号（主にデータ列）に基づいて次段ＬＡ
Ｎコントローラ（ＬＡＮコントローラ４−３）へ伝送す
べきエラーチェックコードの生成動作を開始する。

なお、この時点においては、第２スイ・ソチ回路ＳＷ２
が、第２図（ｈ）に示すように初期状態である端子１人
力選択状態に維持されており、前記スタートコードやデ
ータ列は、第２スイ・ツチ回路ＳＷ２を介してそのまま
送信回路４０９に加えられ、送信回路４０９を通じて信
号Ｓ２として次段のＬＡＮコントローラ４−３へ転送出
力される（第２図（ｈ）および（ｉ）参照）。

またこの間、データ変換回路４０６においては、各対応
するセンサまたはアクチュエータ２−２との間での上述
したデータ変換（データ生成）動作を実行する。

こうして伝送された信号は、次に第２図（Ｃ）に示すタ
イミングにてそのストップコードが検出される。

ストップコード検出回路４０３では、こうしてストップ
コードを検出すると、第１スイッチ回路ＳＷＩを初期状
態のオフ、そして第２スイッチ回路ＳＷ２を端子２人力
選択状態にそれぞれ切換制御する（第２図（ｃ）、（ｇ
）および（ｈ）参照）。

こうした第２スイッチ回路ＳＷ２の切換に応じて、第２
スイッチ回路ＳＷ２からは、上記検出流みのストップコ
ードに引き続き、エラーチェックコード生成回路４０７
にて新たに生成されたエラーチェックコードが選択出力
され、送信回路４０９を通じて転送される（第２図（ｉ
）参照）。

またこれと並行して、エラーチェック回路４０４では、
前段のＬＡＮコントローラ４−１から転送されたエラー
チェックコード１についての検査を実行する。

この結果、データエラーが発生していなければ、このエ
ラーチェック回路４０４からは何らの信号も出力されな
いが、ここで想定するように、このエラーチェックコー
ド１によってエラーの発生が確認される場合には、この
確認と同時に、短時間ではあるが論理“１°レベルとな
るエラー検知信号がエラーチェック回路４０４から出力
される（第２図（ｄ）参照）。したがって、この間（エ
ラー検知信号が出力されている間）、オア回路ＯＲの出
力も論理“１°レベルとなる。

このオア回路ＯＲの出力は、前記エラーチェックコード
生成回路４０７から、自ら生成したエラーチェックコー
ドの出力の完了に伴なって発せられるエラーチェックコ
ード送信完了信号（第２図（ｉ）および（ｅ）参照）と
ともに、第２スイッチ回路ＳＷ２に加えられる。

第２スイッチ回路ＳＷ２は、エラーチェックコード生成
回路４０７からその生成コードの送信完了信号が加えら
れることを条件に、オア回路ＯＲから加えられる信号の
論理レベルに応じて、これが論理′０°レベルであれば
初期状態の端子１人力選択状態に、ここでの例のように
に論理“１“レベルであれば端子３人力選択状態にそれ
ぞれ切換制御されるスイッチ回路である。したがって、
この場合、前記エラーチェックコード送信完了信号が発
せられると同時に、この第２スイッチ回路ＳＷ２が端子
３人力選択状態となり、送信回路４０９を通じて転送出
力される信号には、エラーチェックコード生成回路４０
７にて生成出力されたエラーチェックコード（エラーチ
ェックコード２）に引き続き、エラーコード付加回路４
０８から出力されるエラーコードが付加されることとな
る（第２図（ｈ）およびび（ｉ）参照）。

この後、前記エラーコード付加回路４０８では、エラー
コードの付加を完了すると、第２スイッチ回路ＳＷ２に
対してエラーコード付加完了信号を発して（第２図（ｉ
）および（ｆ）参照）、第２スイッチ回路ＳＷ２を初期
状態の端子１人力選択状態とする（第２図（ｈ）参照）
。

ＬＡＮコントローラ４−２の以上の動作によって、この
ＬＡＮコントローラ４−２から次段°　のＬＡＮコント
ローラ４−３へ転送出力される信号Ｓ２には、エラー発
生状態であることを通知するエラーコードが付加される
。そしてＬＡＮコントローラ４−３以降では、各々その
エラーコード□検出回路４０５を通じて上記付加された
エラーフードを検出し、この検出に基づいてエラーチェ
ックコード送信完了信号が発せられたときのオア回路Ｏ
Ｒの出力を上記同様論理″１ｍレベルとする。これによ
りＬＡＮコントローラ４−３以降の全てのＬＡＮコント
ローラからも、エラーコードの付加された信号が転送出
力されることとなる。

第３図は、こうして各ＬＡＮコントローラ間を伝送され
る信号５ｏｌｓ１＊’ｓ２・・・Ｓｎの上記想定（ＬＡ
Ｎコントローラ４−１とＬＡＮコントローラ４−２との
間でエラーが発生）に基づくプロトコルを総括して示し
たものであり、ＬＡＮコントローラ４−１〜４−ｎの各
々において上述した動作が繰り返し実行されることによ
り、前記中央のＬＡＮコントローラ３０からの第３図（
ａ）に示す形態を有するとする信号Ｓｏの送出に応じて
、これらＬＡＮコントローラ４−１〜４−ｎからは、そ
れぞれ第３図（ｂ）１　　（Ｃ）ｌ　　（ｄ）および（
ｅ）に示す形態を有してその各々の信号Ｓ１＋　　Ｓ２
．Ｓ３・・・Ｓｎが送出されるようになる。

そして、最後のＬＡＮコントローラ４−ｎからの出力信
号とＳｎのみが中央のＬＡＮコントローラ３０に取り込
まれる。マシンコントローラ１０では、このＬＡＮコン
トローラ３０に取り込まれる信号Ｓｎに付加されたエラ
ーコードに基づいて該データリンク内にエラーが発生し
たことを認知する。

このように、各ＬＡＮコントローラ間で時間遅れを持た
せることなく信号５ｌ）−８ｎを伝送する場合であって
も、すなわち第３図に示すプロトコルに付記した時刻Ｔ
ｏｏ〜Ｔ　ｎ　３についていえばこれらが Ｔ　ｏｏ”　Ｔ　１１−　Ｔ　２１−　Ｔ　１１−　Ｔ
　ｎ　１といった関係に設定される場合であっても、中
央のＬＡＮコントローラ３０を含む全てのＬＡＮコント
ローラに対して有効にエラー通知を行なうことができる
。

なお、より一般的には、上記時刻について、Ｔ、、＜Ｔ
ｏｌ、Ｔ２１＜Ｔ１２、Ｔ　、、＜　７２．・・・とい
った関係が少なくとも維持される場合にこの実施例によ
るエラー通知手法は有効である。

ところで、上記の実施例によれば、中央のＬＡＮコント
ローラ３０（マシンコントローラ１Ｇ）は、ＬＡＮコン
トローラ４ｎから送信出力される信号Ｓｎに付加された
エラーコードに基づいて当該データリンク内にエラーが
発生したことを知ることはできるものの、ＬＡＮコント
ローラ４−１〜４−ｎの内部でデータ列に１ビット抜け
や、１ビツト付加という異常が起きてもその異常を摘出
する能力はなく、誤ったデータ伝送が行われる。

第４図乃至第７図は、上記の点に鑑みて、上記エラーの
発生箇所についてもこれを中央のＬＡＮコントローラ３
０に有効に知らしめることができるようにした本発明に
係る多重データリンクを示すものである。

すな□わち、この実施例において第４図に示すようにＬ
ＡＮコントローラ４−１〜４−ｎ中に、受信した信号の
うち、データ列＋ストップコードのビット数が偶数個に
なっているかどうかをチェックするデータ列長検査回路
４１０を組み入れたものであり、他の構成は第１図に示
す多重データリンクのものと同様である。そして、ＬＡ
Ｎコントローラ４−ｎ内の前記データ変換回路４０６で
のデータ列の変換は次のように行われる。

（１）出力用データ列の場合 第５図のプロトコルに示すようにＬＡＮコントローラ４
−ｎ内では信号５ｎ−１と信号ｎとのデータ列を２ビツ
ト削除することとする。そのデータを例えばＬＡＮコン
トローラ４−ｎで出力すべきデータとの対応を表１のよ
うにする。

表　　　　　１ 表１の関係は第１図中のＬＡＮコントローラ３０が付加
してくるものである。

（２）入力用データ列の場合 第６図のプロトコルに示すようにＬＡＮコントローラ４
−ｎ内では信号５ｎ−１と信号ｎとのデータ列を２ビツ
ト付加するものとする。ＬＡＮコントローラｎに入力さ
れてくる１ビツトデータとデータ列に付加される２ビツ
トデータの関係は表２のようにする。

表　　　　　２ 表２の関係は前記データ変換回路４０６が行う。

各ＬＡＮコントローラ４−１〜４−ｎでデータ列を第５
図、表１および第６図、表２のように変換することによ
り正常な場合にはデータ列はかならず偶数ビットとして
伝送される。

そこで、第３図に示すプロトコル中データ列のストップ
コードも例えば８ビツトとして偶数個にしておけば、前
記データ列長検査回路４１０では受信した信号のうち、
データ列中ストップコードのビット数が偶数個になって
いるかどうふをチェックすることにより、ＬＡＮコント
ローラ４−１〜４−ｎの内部で、データ列に１ビット抜
けや、１ビツト付加という異常が起きても、その異常が
検知される。

なお、表１、表２においてデータの対応を１→１０．０
→０１と２ビツト化したが、これは１例であり、（１→
１１．０→００）、（１−１０，０−００）等種々考え
ることができる。

また２ビツト化以外にも（１→１００．０→００１）等
３ビツト化してデータ列が３の倍数かどうかチェックし
てもよいし、また、４ビツト化して、偶数かどうか、４
の倍数かどうかをチェックするようにしてもよい。

更に、第５図および第６図においてＬＡＮコントローラ
内でデータ列を削除したり、付加したりしたが、これは
本方式を応用するに当っての１例のプロトコルを示した
だけで、ＬＡＮコントローラ４−ｎ内で、データ列の削
除も付加もしないプロトコルへも同様に応用できる。こ
のプロトコルを第７図に示す。

さらに本方式は第８図のようなループ状に接続されたち
の以外に、第８図のＳｎ部分が接続されていない、デジ
ーチェーン状に接続されたものにも同様に適用できる。

また、本発明に係る多重データリンクにおいて、ＬＡＮ
コントローラ４−１中のビット異常を検出するのに効果
が大であり、ＬＡＮコントローラ４−１→ＬＡＮコント
ローラ４−２への伝送中に発生するビット異常はエラー
チェックコード検査回路でも検出することができる。

〔発明の効果〕 以上詳述したように、本発明に係る多重データリンクは
、周辺処理装置の各々に、データ列のビット数が正常か
否かをチェックしデータ列にビット異常を検出したら伝
送データにエラーコードを付加する手段を設けたから、
周辺処理装置の内部でデータ列に、例えば１ビット抜け
や１ビツト付加という異常が生じた場合、このビット異
常を検出し得て誤ったデータ伝送を防止することができ
る。

【図面の簡単な説明】

第１図は、本出願人が先に提唱した多重デ−タリンクの
実施例において周辺処理装置を構成する各ＬＡＮコント
ローラの具体構成例を示すブロック図、第２図は第１図
に示したＬＡＮコントローラの動作例を示すタンミング
チャート、第３図は同実施例において各ＬＡＮコントロ
ーラ間を伝送される信号のプロトコル例を示す略図、第
４図は本発明に係る多重データリンクのブロック図、第
５図は出力用データ信号のプロトコル例を示す略図、第
６図は入力用データ信号のプロトコル例を示す略図、第
７図は信号のプロトコル例を示す略図、第８図は本発明
が適用される多重データリンクの構成を示すブロック図
、第９図は第８図に示した多重データリンクにおいての
伝送信号のプロトコルを示す略図である。 １０・・・マシンコントローラ、２１〜２ｎ・・・セン
サまたはアクチュエータ、３０．４−１〜４−ｎ・・・
ＬＡＮコントローラ、４０１・・・受信回路、４０２・
・・スタートコード検出回路、４０３・・・ストップコ
ード検出回路、４０４・・・エラーチェック回路、４０
５・・・エラーコード検出回路、４０Ｂ・・・データ変
換回路、４０７・・・エラーチェックコード生成回路、
４０８・・・エラーコード付加回路、４０９・・・送信
回路、４１０・・・データ列長検査回路。 出願人　　株式会社　小　松　製　作　所代理人　　弁
理士　　米　原　正　章

Claims (1)

【特許請求の範囲】
1. 複数のセンサまたはアクチュエータのデータを１つの中
   央処理装置との間で通信してこれを集中管理するにあた
   り、前記複数のセンサまたはアクチュエータの各々に対
   応して、エラー発生の有無をチェックするために前記デ
   ータとともに伝送されるエラーチェックコードを少なく
   とも具えた信号の入力に伴ないこのエラーチェックコー
   ドの内容を検査してエラー発生の有無を監視しつつ各デ
   ータの各対応するセンサまたはアクチュエータとの間で
   の授受並びに前記信号の出力を行う周辺処理装置を設け
   、前記中央処理装置を介してこれら周辺処理装置を接続
   した多重データリンクにおいて、前記周辺処理装置の各
   々に、データ列のビット数が正常か否かをチェックし、
   データ列にビット異常を検出したら伝送データにエラー
   コードを付加する手段を設けたことを特徴とする多重デ
   ータリンク。