JPH01212450A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばガラス基板上に透明電極、ゲート用電
極、非晶質絶縁膜、非晶質半導体膜、ドレイン・ソース
用電極等を積層してなる薄膜トランジスタの製造方法に
関するものである。

〔従来の技術〕

近年、ガラス基板上に非晶質シリコン等の半導体層、絶
縁膜等を積層して形成されるアモルファスシリコン薄膜
トランジスタ（以下ａ−５ｉ　ＴＦＴという）が、スイ
ッチング素子として実用化されている。そして、このよ
うなａ−Ｓｔ　ＴＦＴは以下に示すような製造工程にて
製造される。

まずガラス基板上にＩＴＯ膜またはＳｎＯ□膜等からな
る透明電極をパターン形成した後、ガラス基板上にＣｒ
、　Ａｕ等からなるゲート用電極をパターン形成すると
共に、ソース電極（後工程にて形成）と接続するための
Ｃｒ、　Ａ＋４からなるバッファ用金属膜を透明電極上
にパターン形成する０次いで、ゲート絶・縁、膜として
５ｉ−Ｎ膜を、透明電極、ゲート用電極及びバッファ用
金属膜を含んでガラス基板上面に積層形成した後、非晶
質半導体膜としてａ＝ｓｉ膜、ｎ”ａ−３ｉ膜（後工程
にて形成）のパフシベーシツンとして５ｉ−Ｎ膜をゲー
ト絶縁膜上にこの順にパターン形成する。

次に、この上にｎ”ａ−Ｓｉ膜を形成した後、バッファ
用金属、牌上部のゲート絶縁膜をウェットエツチング処
理により除去してコンタクトホールを形成する。最後に
、＾１等からなるソース電極及びドレイン電極を、ソー
ス電極がコンタクトホールを介して透明電極（バッファ
用金属膜）と接続するようにパターン形成して、ａ−３
ｉ　ＴＦＴを製造する。

ところでこのようなａ−Ｓｔ　ＴＰＴをスイッチング素
子として使用するためには、オン／オフ比を大きくする
必要がある。このオン／オフ比の特性に関与する要素は
、ａ−５ｉ膜の膜質、ゲート絶縁膜の膜質、　　ＴＰＴ
設計、ソース−ドレインオーミック性等があるが１．こ
れら以外に製造工程におけるコンタクト不良も重大な要
素である。

〔発明が解決しようとする課題〕

前述した従来の製造方法では、ソース電極と透明電極と
を接続するために、ゲート絶縁膜の一部をウェットエツ
チング処理により除去してコンタクトホールを形成して
いるが、この部分において、エツチング残存物または不
純物等によってコンタクト不良が発生し、この結果、製
造されるａ−Ｓｉ　ＴＦＴにおいてオンレベルの低下が
生じるという問題点があった。

本発明はかかる事情に鑑みてなされたものであり、ウェ
ットエツチング処理した部分を、フッ素系ガスを用いて
更にドライエツチング処理することにより、基板内のコ
ンタクトが良化し、オン／オフ特性が良好である薄膜ト
ランジスタを得ることができる薄膜トランジスタの製造
方法を提供することを目的とする。

〔課題を解決するための手段〕

本発明に係る薄膜トランジスタの製造方法は、絶縁膜の
一部が除去されて形成されるコンタクトホールを有する
薄膜トランジスタの製造方法において、絶縁膜の一部を
ウェットエツチング処理にて除去した後、この絶縁膜が
除去された部分にフッ素系ガスによるドライエツチング
処理を施してコンタクトホールを形成する工程を有する
ことを特徴とする。

〔作用〕

本発明の薄膜トランジスタの製造方法にあっては、コン
タクトホールを形成すべく、絶縁膜の一部をウェットエ
ツチング処理にて除去する。次いで、このウェットエツ
チング□処理された部分に、フッ素系ガスを用いてドラ
イエツチング処理を施す。そうするとこのドライエツチ
ング処理により、コンタクト不良の原因であるエツチン
グ残存物または不純物が除去される。

〔実施例〕

以下、本発明をその実施例を示す図面に基づいて具体的
に説明する。

第１図〜第３図は本発明に係る製造方法の途中工程を示
す模式図であり、第１図はゲート絶縁膜５上に、ａ−３
ｉ膜６．パッシベーションＷ１４（Ｓｉ−Ｎ膜）７及び
ｎ”ａ−５ｉ膜８を積層形成した後の状態を示す模式図
、第２図はコンタクトホールを形成するためにレジスト
９を塗布した後の状態を示す模式図、第３図はコンタク
トホールを形成した後の状態を示す模式図である。

各図において、ｌはガラス基板を示しており、ガラス基
板１上には透明電極２及びゲート用電極３がパターン形
成されており、透明電極２上にはＣｒ、　Ａｕ等からな
るバッファ用金属膜４がパターン形成されている。また
透明電極２．ゲート用電極３及びバッファ用金属１１４
の表面を含んで、ガラス基板１上には５ｉ−Ｎ膜からな
るゲート絶縁膜５が形成されている。

第１図に到るまでの製造工程は、従来の製造方法と同様
であるのでここではその説明を省略し、以下、本発明の
要旨であるコンタクトホールの製造工程について説明す
る。

第１図に示す状態において、ａ−Ｓｉ膜６．バンシベー
ション膜７及びｎ″ａ−３ｉ膜８の表面を含んで、ゲー
ト絶縁膜５上にレジスト９を塗布する（第２図参照）。

次いで、幅約１μｍに亘って、熱リン酸、　ＢＨＦ等に
てウェットエツチング処理し、その部分のゲー）ｗｌＡ
縁膜５を除去してバッファ用金属膜４を露出させ、コン
タクトホール１０を形成する（第３図参照）。

次に、露出したバッファ用金属膜４上を、ＣＦ４゜ＣＦ
４　＋　Ｏｚ、ＣｌＩＦ５等のフッ素系ガスにてドライ
エツチング処理して、エツチング残存物、不純物を除去
する。この際、フッ素系ガスはＣｒ、　Ａｕ等を殆どエ
ツチングしないので、バッファ用金属膜４がエツチング
されることなく、エツチング残存物、不純物のみが除去
される。また、ドライエツチング処理にてエツチング残
存物、不純物を除去するので、サイドエツチングが少な
くてすみ、既にコンタクトが良好である部分についての
ダメージを最小限に抑えることができる。

ドライエツチング処理終了後、従来の製造方法と同様に
、ソース電極及びドレイン電極を、ソース電極がコンタ
クトホール１０を介してバッファ用金属膜４と接続する
ようにパターン形成して、ａ−Ｓｉ　ＴＰＴを製造する
。

第４図は本発明の製造方法にて製造されたａ−５ｉＴＦ
ＴのＶｓ　　　Ｉｏｓ特性を示すグラフであり、横軸は
ゲート電圧（Ｖ、）を示し、縦軸はドレイン電流（Ｉｔ
ｓ）の対数値を示す、また比較例として従来の製造方法
にて製造されたａ−５ｉ　ＴＦＴのＶａ　　　Ｉｓｓ特
性を示すグラフを第５図に示す。

第４，５図から理解される如く、本発明の製造方法にて
製造されたａ−３ｉ　ＴＦＴは従来の製造方法にて製造
されたものに比して、ＴＰＴ特性のオンレベルの向上が
明らかである。

〔発明の効果〕

以上詳述した如く本発明の製造方法にあっては、コンタ
クト不良が生じる部分をフッ素系ガスにてドライエツチ
ング処理するので、製造された薄膜トランジスタについ
て、コンタクトの良化を図ることができ、この結果ＴＦ
Ｔ特性のオンレベルを向上させることができる。

また、再度ウェットエツチング処理する方法に比して、
コンタクトが良好である部分に対するダメージを少なく
でき、しかもエツチング処理が簡便であるという効果が
ある。

【図面の簡単な説明】

第１図〜第３図は本発明の製造方法の途中工程を示す模
式図、第４図は本発明の製造方法にて製造された薄膜ト
ランジスタのｖａ−Ｉｎｓ特性を示すグラフ、第５図は
従来の製造方法にて製造された薄膜トランジスタのＶＧ
−１゜３特性を示すグラフである。 １・・・ガラス基板　２・・・透明電極　４・・・バッ
ファ用金属膜　５・・・ゲート絶縁１Ｉ１９・・・レジ
スト　１０１０・・・コンタクトホール 特許出願人　　　　三洋電機株式会社 代理人　弁理士　　河　野　　登　夫 第　　１　　図 簗　　３　　図

Claims (1)

1. 【特許請求の範囲】 １、絶縁膜の一部が除去されて形成されるコンタクトホ
   ールを有する薄膜トランジスタの製造方法において、 絶縁膜の一部をウェットエッチング処理に て除去した後、この絶縁膜が除去された部分にフッ素系
   ガスによるドライエッチング処理を施してコンタクトホ
   ールを形成する工程を有することを特徴とする薄膜トラ
   ンジスタの製造方法。