JPH11220134A

JPH11220134A - 半導体装置の製造方法

Info

Publication number: JPH11220134A
Application number: JP2195998A
Authority: JP
Inventors: Seiji Doi; 誠児土井; Yukimasa Ishida; 幸政石田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1998-02-03
Filing date: 1998-02-03
Publication date: 1999-08-10

Abstract

(57)【要約】【課題】不純物がイオン注入されたレジスト膜をアッ
シングにより除去する際にシリコン膜をエッチングした
り、シリコン膜又はゲート絶縁膜にダメージを与えるこ
とを防止でき、アッシング残渣が残らず、良好な特性の
トランジスタを製造できる半導体装置の製造方法を提供
する。【解決手段】基板１０上にＴＦＴの活性層となるシリ
コン膜１２、ゲート絶縁膜１３及びゲート電極１４を形
成した後、全面にＳｉＯ₂からなる保護膜１５を形成す
る。そして、ｐチャネルＴＦＴ形成領域Ａの保護膜１５
上にレジスト膜１６を形成し、ｎチャネルＴＦＴ形成領
域Ｂのシリコン膜に不純物をイオン注入する。次いで、
レジスト膜１６をアッシングにより除去した後、保護膜
１５を希フッ酸溶液により除去する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、イオンが注入され
たレジスト膜をアッシングする工程を含む半導体装置の
製造方法に関し、特に駆動回路を備えた液晶表示パネル
の製造に好適な半導体装置の製造方法にする。

【０００２】

【従来の技術】薄膜トランジスタ（以下、ＴＦＴとい
う）により駆動されるアクティブマトリクス方式の液晶
表示パネルは、ＰＤＡ（Personal Digital Assistants
）、ビデオカメラのビューファインダ及びプロジェク
ター型ディスプレイ装置等に使用されている。また、近
年、トランジスタの活性領域を低温多結晶シリコン（ポ
リシリコン）により形成したＴＦＴの製造方法が開発さ
れている。

【０００３】多結晶シリコンＴＦＴは、非晶質シリコン
（アモルファスシリコン）を用いたＴＦＴの約１００倍
のキャリア移動度を有することから、超小型のＴＦＴが
形成でき、液晶表示パネルとともにその駆動回路を一体
的に形成することができるなど、非晶質シリコンＴＦＴ
にない利点を有する。図１３，図１４は、従来の薄膜ト
ランジスタの製造方法を工程順に示す断面図である。な
お、図中領域ＡはｐチャネルＴＦＴ形成領域、領域Ｂは
ｎチャネルＴＦＴ形成領域である。

【０００４】まず、図１３に示すように、ガラス基板３
０上に下地膜としてＳｉＯ₂膜３１を形成する。そし
て、ＳｉＯ₂膜３１上に、ＴＦＴの活性領域となるシリ
コン膜３２、ＳｉＯ₂からなるゲート絶縁膜３３、アル
ミニウムからなるゲート電極３４及びゲート電極３４の
表面を覆う陽極酸化膜３４ａを形成する。次に、図１４
に示すように、領域Ａ側のシリコン膜３２、ゲート絶縁
膜３３及びゲート電極３４をレジスト膜３６で被覆す
る。そして、領域Ｂのシリコン膜３２にＰ（リン）をイ
オン注入し、ソース及びドレインとなる低濃度不純物領
域３２ａ及び高濃度不純物領域３２ｂを形成する。この
場合、領域Ａ側を被覆するレジスト膜３６にもＰがイオ
ン注入される。

【０００５】次に、レジスト膜３６をアッシングして除
去する。その後、同様にして、領域Ｂ側のシリコン膜３
２（不純物領域３２ａ，３２ｂ）、ゲート絶縁膜３３及
びゲート電極３４をレジスト膜で覆い、領域Ａ側のシリ
コン膜３２にＢ（ホウ素）をイオン注入する。そして、
アッシングによりレジスト膜を除去する。このようにし
て、領域ＡにｐチャネルＴＦＴが形成され、領域Ｂにｎ
チャネルＴＦＴが形成される。

【０００６】

【発明が解決しようとする課題】上述した半導体装置の
製造方法において、シリコン膜にＰ又はＢをイオン注入
する際にはレジスト膜にも必然的にＰ又はＢイオンが注
入される。このようにして不純物が注入されたレジスト
は有機溶剤では剥離できないため、アッシングにより除
去する必要がある。

【０００７】アッシング時のガスとして酸素ガスのみを
使用すると、図１５に示すように、基板上に多量の硬化
したレジスト残渣３６ａが残り、不良の原因となる。酸
素ガスとフッ素系ガスとの混合ガスを使用してアッシン
グを行うと、レジスト残渣の発生を低くすることができ
る。しかし、この場合も、レジスト残渣の発生を抑える
効果が十分であるとはいえない。また、プラズマにより
ＴＦＴの活性領域となるシリコン膜３２がエッチングさ
れたり、長時間のプラズマ電界によりシリコン膜３２及
びゲート絶縁膜３３がダメージを受けて、ＴＦＴの特性
劣化を招くこともある。

【０００８】なお、特開平０１−２４１１３１号公報に
は、アッシング残渣を除去するために、アッシング後に
硫酸過水処理し、更に希フッ酸溶液で洗浄することが提
案されている。しかし、この方法では、ゲート電極がア
ルミニウムの単層により形成されている場合やゲート電
極の周囲を被覆する陽極酸化膜にピンホールがある場合
に、硫酸過水処理によりゲート電極が腐食してしまう。

【０００９】本発明は、レジスト膜をアッシングにより
除去する際にシリコン膜をエッチングしたり、シリコン
膜又はゲート絶縁膜にダメージを与えることを防止で
き、アッシング残渣が残らず、良好な特性の薄膜トラン
ジスタを製造できる半導体装置の製造方法を提供するこ
とを目的とする。

【００１０】

【課題を解決するための手段】上記した課題は、半導体
層上に耐アッシング性を有する保護膜を形成する工程
と、前記保護膜の上に前記半導体層の一部領域を覆うレ
ジスト膜を形成する工程と、前記レジスト膜をマスクと
して前記半導体層に不純物をイオン注入する工程と、ア
ッシングにより前記レジスト膜を除去する工程とを有す
ることを特徴とする半導体装置の製造方法により解決す
る。

【００１１】上記した課題は、絶縁基板上に非晶質シリ
コンからなるシリコン膜を形成する工程と、前記シリコ
ン膜の非晶質シリコンを多結晶化する工程と、前記シリ
コン膜を所定の形状にパターニングする工程と、前記絶
縁基板上に前記シリコン膜を覆う第１の絶縁膜を形成す
る工程と、前記第１の絶縁膜上に第１の導電膜を形成
し、該第１の導電膜をパターニングして、相互に平行な
複数本のゲートバスライン及び該ゲートバスラインに接
続したゲート電極を形成する工程と、前記ゲートバスラ
イン及び前記ゲート電極の表面を陽極酸化して陽極酸化
膜を形成する工程と、前記陽極酸化膜をマスクとし前記
第１の絶縁膜をエッチングしてゲート絶縁膜を形成する
工程と、前記絶縁基板上の全面に、前記ゲートバスライ
ン、前記ゲート電極及び前記ゲート絶縁膜を覆うシリコ
ン酸化物又はシリコン窒化物からなる保護膜を形成する
工程と、前記保護膜の上に、前記シリコン膜の一部領域
上を覆うレジスト膜を形成する工程と、前記レジスト膜
をマスクとし、前記レジスト膜に覆われていない領域の
前記シリコン膜に不純物をイオン注入する工程と、前記
レジスト膜をアッシングにより除去する工程と、前記保
護膜を除去する工程と、前記絶縁基板上の全面に、前記
ゲートバスライン、前記ゲート電極及び前記シリコン膜
を覆う第２の絶縁膜を形成する工程と、前記第２の絶縁
膜にコンタクトホールを形成する工程と、前記第２の絶
縁膜上の全面に第２の導電膜を形成し、該第２の導電膜
をパターニングして、前記コンタクトホールを介して前
記シリコン膜に電気的に接続されたソース電極及びドレ
イン電極と、相互に平行に配置され且つ前記ドレイン電
極に接続された複数本のドレインバスラインとを形成す
る工程と、前記第２の絶縁膜上に、前記ドレインバスラ
イン、前記ドレイン電極及び前記ソース電極を被覆する
第３の絶縁膜を形成する工程と、前記第３の絶縁膜にコ
ンタクトホールを形成する工程と、前記第３の絶縁膜上
の全面に透明導電体膜を形成し、該透明導電体膜をパタ
ーニングして画素電極を形成する工程とを有することを
特徴とする半導体装置の製造方法により解決する。

【００１２】以下、作用について説明する。本発明にお
いては、半導体層上に、耐アッシング性を有する酸化シ
リコン又は窒化シリコン等からなる保護膜を形成し、該
保護膜の上に半導体層の一部領域を覆うレジスト膜を形
成する。そして、レジスト膜に覆われていない領域の半
導体層にイオンを注入した後、アッシングによりレジス
ト膜を除去する。その後、保護膜を希フッ酸溶液等によ
り除去する。従って、保護膜の上にアッシング残渣が残
っても、保護膜を除去する際にアッシング残渣も除去さ
れ、アッシング残渣による不良の発生が防止される。

【００１３】この場合、保護膜の厚さが２０Å未満であ
ると、アッシング残渣を除去する機能を十分に果たすこ
とが難しい。一方、保護膜の厚さが３００Åを超える
と、半導体層をイオンが通過する際にイオンのエネルギ
ーが低下してしまう。また、保護膜の厚さが３００Åを
超える場合は、保護膜を希フッ酸溶液で除去する際にゲ
ート電極が腐食されるおそれもある。このため、保護膜
の厚さは２０〜３００Åとすることが好ましい。

【００１４】また、アッシング時のガスとして、酸素ガ
スとフッ素系ガスとの混合ガスを使用することにより、
レジスト残渣の発生を低く抑えることができる。フッ素
系ガスとしては、ＳＦ₆、ＣＦ₄又はＣＨＦ₃等を使用
することができる。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。（第１の実施の形態）図１〜図６は本発明の第１の実施
の形態の半導体装置の製造方法を工程順に示す断面図で
ある。なお、これらの図１〜図６において、領域Ａはｐ
チャネルＴＦＴ形成領域、領域ＢはｎチャネルＴＦＴ形
成領域である。

【００１６】まず、図１に示すように、ガラス基板１０
を用意し、プラズマＣＶＤ法を使用して、ガラス基板１
０上に下地となるＳｉＯ₂膜１１を約２００ｎｍの厚さ
に形成する。その後、ＳｉＯ₂膜１１上に、ＴＦＴの活
性領域となるシリコン膜（ポリシリコン膜又はアモルフ
ァスシリコン膜）１２を形成する。ここでは、シリコン
膜１２はポリシリコンからなるとする。ポリシリコン膜
を形成する場合は、ＳｉＯ₂膜１１上の全面にアモルフ
ァスシリコンを堆積した後、エキシマレーザを照射し
て、アモルファスシリコン膜をポリシリコンに変える。
その後、塩素ガスを用いたドライエッチングによりポリ
シリコン膜１２を選択的にエッチングし、図１に示すよ
うに、ＴＦＴを形成すべき領域にのみポリシリコン膜１
２を残す。

【００１７】その後、常法により、ゲート絶縁膜１３及
びゲート電極１４を形成する。すなわち、プラズマＣＶ
Ｄ法により、基板１１上の全面にゲート絶縁膜１２とな
るＳｉＯ₂膜を約１５０ｎｍの厚さに形成する。また、
スパッタリング法を使用して、ＳｉＯ₂膜上にアルミニ
ウム（Ａｌ又はＡｌ合金）膜を約３００ｎｍの厚さに形
成する。

【００１８】次に、アルミニウム膜上に所定のゲート電
極のパターンにレジスト膜（図示せず）を形成する。そ
して、このレジスト膜をマスクとしてアルミニウム膜を
エッチングすることにより、ゲート電極１４を形成す
る。その後、基板１０をシュウ酸溶液に浸し、ゲート電
極１４の周囲を陽極酸化させて、多孔質の陽極酸化膜
（図示せず）を形成する。次に、レジスト膜を除去し、
基板１０を酒石酸溶液に浸して、ゲート電極１４の周囲
に密な組成の陽極酸化膜１４ａを形成する。その後、多
孔質の陽極酸化膜をマスクとしてＳｉＯ₂膜をエッチン
グし、ゲート絶縁膜１３を形成する。そして、リン酸系
のエッチング液を使用して、多孔質の陽極酸化膜を除去
する。

【００１９】次に、図２に示すように、プラズマＣＶＤ
法により、基板１０の上側全面に窒化シリコン又は酸化
シリコン膜からなる保護膜１５を２０〜３００Åの厚さ
に形成する。ここでは、保護膜１５として、ＳｉＯ₂を
約１００Åの厚さに堆積したとする。その後、ホトレジ
スト法により、ｐチャネルＴＦＴ形成領域（領域Ａ）の
保護膜１５上にレジスト膜１６を形成する。そして、１
００〜２５０℃（より好ましくは、１３０〜１４０℃）
の温度で加熱処理を行い、レジスト膜１６をベークす
る。

【００２０】次に、領域Ｂのポリシリコン膜１２にＰ
（リン）をイオン注入して、ソース及びドレインとなる
不純物領域１２ａ，１２ｂを形成する。すなわち、Ｐイ
オンが保護膜１５及びゲート絶縁膜１３を通過する条
件、例えば、加速電圧が７０ｋＶでイオン注入を行い、
低濃度不純物領域１２ａを形成し、その後、Ｐイオンが
ゲート絶縁膜１３を通過しない条件、例えば加速電圧が
１０ｋＶでイオン注入を行い、高濃度不純物領域１２ｂ
を形成する。この場合、保護膜１５の厚さが約１００Å
と薄いので、Ｐイオンは保護膜１５を容易に透過する。
なお、不純物注入時の加速電圧は１０ｋＶ〜９０ｋＶと
することが好ましい。

【００２１】次に、図３に示すように、酸素ガスとフッ
素系ガスとの混合ガスを使用したプラズマアッシングに
より、レジスト膜１６を除去する。この場合、保護膜１
５の上にレジストの残渣１６ａが若干残ってもさしつか
えない。フッ素系ガスとしては、ＳＦ₆、ＣＦ₄及びＣ
ＨＦ₃等を使用することができる。次に、図４に示すよ
うに、保護膜１５を濃度が約０．２８％の希フッ酸溶液
により除去する。このとき、保護膜１５の上に付着して
いたレジストの残渣１６ａも除去される。なお、保護膜
１５の除去に使用する希フッ酸溶液の濃度は、０．１５
〜０．３５％とすればよい。

【００２２】次に、図５に示すように、プラズマＣＶＤ
法により、基板１０の上側全面にＳｉＯ₂からなる保護
膜１７を約１００Åの厚さに形成する。そして、ホトレ
ジスト法により、領域Ｂの保護膜１７上にレジスト膜１
８を形成する。その後、領域Ａのポリシリコン膜１２に
Ｂ（ホウ素）をイオン注入して、ソース及びドレインと
なる不純物領域１２ｃ，１２ｄを形成する。すなわち、
Ｂイオンが保護膜１７及びゲート絶縁膜１３を通過する
条件、例えば、加速電圧が７０ｋＶでイオン注入を行
い、低濃度不純物領域１２ｃを形成し、その後、Ｂイオ
ンがゲート絶縁膜１３を通過しない条件、例えば加速電
圧が１０ｋＶでイオン注入を行い、高濃度不純物領域１
２ｄを形成する。この場合も、保護膜１７の厚さが薄い
ので、Ｂイオンは保護膜１７を容易に透過する。また、
不純物注入時の加速電圧は、１０ｋＶ〜９０ｋＶとする
ことが好ましい。

【００２３】次に、酸素ガスとフッ素系ガスとの混合ガ
スを使用したプラズマアッシングにより、レジスト膜１
８を除去する。また、希フッ酸溶液により、保護膜１７
を除去する。この場合も、保護膜１７上に付着したレジ
スト残渣は保護膜１７とともに除去される。このように
して、図６に示すように、ｐチャネルＴＦＴ及びｎチャ
ネルＴＦＴを有する半導体装置が完成する。

【００２４】本実施の形態においては、アッシング後に
レジスト残渣が発生しても、その後保護膜の除去ととも
にレジスト残渣が除去されるので、レジスト残渣による
不良の発生が防止される。また、プラズマアッシングの
際はＴＦＴの活性領域となるポリシリコン膜１２及びゲ
ート絶縁膜等が保護膜で覆われているため、ポリシリコ
ン膜１２及びゲート絶縁膜１３等がエッチングされた
り、ダメージを受けることがない。これにより、良好な
特性のＴＦＴが製造できるという効果が得られる。ま
た、保護膜の厚さが約１００Åと極めて薄いので、ポリ
シリコンに不純物をイオン注入する工程において保護膜
が障害となることはない。更に、保護膜の厚さが約１０
０Åと極めて薄いので、希フッ酸溶液により保護膜を除
去する工程において、ゲート電極の腐食が防止される。

【００２５】（第２の実施の形態）図７〜図１１は本発
明の第２の実施の形態の半導体装置（液晶表示パネル）
の製造方法を示す図である。また、図１２は、本実施の
形態の製造方法により製造された液晶表示パネルの平面
図である。本実施の形態は、駆動回路を備えた液晶表示
パネルに本発明を適用した例を示す。従って、図７〜図
１１には液晶表示パネルの表示領域内のｎチャネルＴＦ
Ｔの製造工程を図示したが、表示領域内のｎチャネルＴ
ＦＴと同時に駆動回路内のｎチャネルＴＦＴ及びｐチャ
ネルＴＦＴも形成する。

【００２６】まず、図７に示すように、第１の実施の形
態と同様にして、ガラス基板１０上に下地膜となるＳｉ
Ｏ₂膜１１を形成する。そして、ＳｉＯ₂膜１１上の全
面に、ＴＦＴの活性領域となるポリシリコン膜１２、ゲ
ート絶縁膜１３となるＳｉＯ ₂膜を順次形成する。その
後、ＳｉＯ₂膜上にアルミニウム膜を形成し、そのアル
ミニウム膜をパターニングして、ゲート電極１４及びゲ
ートバスライン２５を形成する。この場合、図１２に示
すように、ゲートバスライン２５は相互に平行に配置
し、ゲート電極１４はゲートバスライン２５に垂直に接
続するように形成する。そして、ゲート電極１４及びゲ
ートバスライン２５の周囲に疎の陽極酸化膜及び密の陽
極酸化膜１４ａを形成した後、ＳｉＯ₂膜をエッチング
してゲート絶縁膜１３を形成する。その後、疎の陽極酸
化膜を除去する。

【００２７】次に、第１の実施の形態と同様にして、基
板１０の上側全面にＳｉＯ₂からなる保護膜を形成し、
駆動回路のｐチャネルＴＦＴ形成領域上をレジスト膜で
覆った後、ｎチャネルＴＦＴ形成領域のポリシリコン膜
にＰ（リン）をイオン注入して、低濃度不純物領域１２
ａ及び高濃度不純物領域１２ｂを形成する。その後、ｐ
チャネルＴＦＴ形成領域を覆うレジスト膜をアッシング
により除去した後、保護膜を希フッ酸溶液で除去する。
（図１〜図４参照）これにより、表示領域内及び駆動回
路のｎチャネルＴＦＴが形成される。

【００２８】次に、図８に示すように、基板１０の上側
全面にＳｉＯ₂からなる保護膜１７を形成する。そし
て、ホトレジスト法により、ＳｉＯ₂膜１７上に、ｎチ
ャネルＴＦＴを覆うレジスト膜１８を形成する。その
後、第１の実施の形態と同様にして、駆動回路のｐチャ
ネルＴＦＴを形成する。次に、図９に示すように、酸素
ガスとフッ素系ガスとの混合ガスを使用したアッシング
により、レジスト膜１８を除去する。また、希フッ酸溶
液により、保護膜１７を除去する。このとき、保護膜１
７上に付着したレジスト残渣１６ａも保護膜１７ととも
に除去される。

【００２９】次に、図１０に示すように、基板１０の上
側の全面にＳｉＯ₂からなる絶縁膜２０を形成する。そ
して、この絶縁膜１９に、高濃度不純物領域１２ｂに到
達するコンタクトホール２０ａ，２０ｂを開孔する。そ
の後、全面にアルミニウム膜を形成し、アルミニウム膜
をパターニングして、ドレインバスライン２１、ドレイ
ン電極２２及びソース電極２３を形成する。ドレイン電
極２２及びソース電極２３はそれぞれコンタクトコール
２０ａ，２０ｂを介して高濃度不純物領域（ソース及び
ドレイン）に電気的に接続される。また、この場合、図
１２に示すように、ドレインバスライン２１はゲートバ
スライン２５に直交するように形成する。また、ドレイ
ン電極２２及びソース電極２３はポリシリコン膜１２を
挟んで相互に離隔して形成し、ドレイン電極２２はドレ
インバスライン２１と垂直に接続するように形成する。

【００３０】次いで、図１１に示すように、基板１０の
上側全面にＳｉＯ₂からなる絶縁膜２４を形成する。そ
して、この絶縁膜２４に、ソース電極２３に到達するコ
ンタクトホール２４ａを形成する。その後、全面にＩＴ
Ｏ（インジウム酸化スズ）膜を形成し、そのＩＴＯ膜を
パターニングして透明画素電極１９を形成する。このよ
うにして、駆動回路を備えた液晶表示パネルが形成され
る。

【００３１】本実施の形態においては、ＴＦＴの活性領
域としてポリシリコン膜を使用するので、キャリア移動
度が高く、表示領域内のＴＦＴと駆動回路のＴＦＴとを
同一基板上に形成することができる。この場合、ｐ型Ｔ
ＦＴ形成領域のポリシリコン膜に不純物をイオン注入す
る際にはｎ型ＴＦＴ形成領域を保護膜及びレジスト膜で
覆い、イオン注入後にアッシングして残ったレジスト残
渣を保護膜とともに除去するので、レジスト残渣による
不良の発生が防止されるとともに、ポリシリコン膜及び
ゲート絶縁膜がエッチングされたり、ダメージを受ける
ことが防止される。これにより、ＴＦＴの特性劣化が防
止されるとともに、駆動回路を備えた液晶表示パネルの
製造歩留まりが向上するという効果が得られる。

【００３２】

【発明の効果】以上説明したように、本発明によれば、
半導体層上に耐アッシング性を有する保護膜を形成した
後、該保護膜の上に前記半導体層の一部領域上を覆うレ
ジスト膜を形成するので、レジスト膜をアッシング除去
した後に残るレジスト残渣を保護膜とともに除去するこ
とができる。これにより、レジスト残渣による不良の発
生が回避される。また、アッシング時には保護膜により
シリコン層が被覆されているので、プラズマによりシリ
コン層がエッチングされなくなりダメージを受けること
が防止される。

【００３３】従って、本発明によれば、良好な特性の薄
膜トランジスタを有する液晶表示パネルを製造すること
ができ、製造歩留まりも向上するという効果が得られ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の半導体装置の製造
方法を示す断面図（その１）である。

【図２】本発明の第１の実施の形態の半導体装置の製造
方法を示す断面図（その２）である。

【図３】本発明の第１の実施の形態の半導体装置の製造
方法を示す断面図（その３）である。

【図４】本発明の第１の実施の形態の半導体装置の製造
方法を示す断面図（その４）である。

【図５】本発明の第１の実施の形態の半導体装置の製造
方法を示す断面図（その５）である。

【図６】本発明の第１の実施の形態の半導体装置の製造
方法を示す断面図（その６）である。

【図７】本発明の第２の実施の形態の半導体装置の製造
方法を示す断面図（その１）である。

【図８】本発明の第２の実施の形態の半導体装置の製造
方法を示す断面図（その２）である。

【図９】本発明の第２の実施の形態の半導体装置の製造
方法を示す断面図（その３）である。

【図１０】本発明の第２の実施の形態の半導体装置の製
造方法を示す断面図（その４）である。

【図１１】本発明の第２の実施の形態の半導体装置の製
造方法を示す断面図（その５）である。

【図１２】本発明の第２の実施の形態により製造される
液晶表示パネルを示す平面図である。

【図１３】従来の薄膜トランジスタの製造方法を示す断
面図（その１）である。

【図１４】従来の薄膜トランジスタの製造方法を示す断
面図（その２）である。

【図１５】レジストアッシング後に残存したレジスト残
渣を示す断面図である。

【符号の説明】

１０，３０ガラス基板、１１，３１ＳｉＯ₂膜、１２，３２シリコン膜、１３，３３ゲート絶縁膜、１４，３４ゲート電極、１５，１７保護膜、１６，１８，３６レジスト膜、２０，２４絶縁膜、２１ドレインバスライン、２２ドレイン電極、２３ソース電極、２５ゲートバスライン。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｌ 21/3065 Ｈ０１Ｌ 21/302 Ｈ 29/78 ６１２Ｃ６１７Ａ

Claims

【特許請求の範囲】

【請求項１】半導体層上に耐アッシング性を有する保
護膜を形成する工程と、前記保護膜の上に前記半導体層の一部領域を覆うレジス
ト膜を形成する工程と、前記レジスト膜をマスクとして前記半導体層に不純物を
イオン注入する工程と、アッシングにより前記レジスト膜を除去する工程とを有
することを特徴とする半導体装置の製造方法。
【請求項２】前記保護膜は、窒化シリコン又は酸化シ
リコンにより形成することを特徴とする請求項１に記載
の半導体装置の製造方法。
【請求項３】前記保護膜の厚さを２０乃至３００Åと
することを特徴とする請求項１に記載の半導体装置の製
造方法。
【請求項４】前記レジスト膜を除去した後、前記保護
膜を希フッ酸溶液により除去することを特徴とする請求
項１に記載の半導体装置の製造方法。
【請求項５】前記レジスト膜のアッシングには、酸素
ガスとフッ素系ガスとの混合ガスを使用することを特徴
とする請求項１に記載の半導体装置の製造方法。
【請求項６】前記フッ素系ガスとして、ＳＦ₆、ＣＦ
₄及びＣＨＦ₃からなる群から選択されたいずれか１種
のガスを使用することを特徴とする請求項５に記載の半
導体装置の製造方法。
【請求項７】絶縁基板上に非晶質シリコンからなるシ
リコン膜を形成する工程と、前記シリコン膜の非晶質シリコンを多結晶化する工程
と、前記シリコン膜を所定の形状にパターニングする工程
と、前記絶縁基板上に前記シリコン膜を覆う第１の絶縁膜を
形成する工程と、前記第１の絶縁膜上に第１の導電膜を形成し、該第１の
導電膜をパターニングして、相互に平行な複数本のゲー
トバスライン及び該ゲートバスラインに接続したゲート
電極を形成する工程と、前記ゲートバスライン及び前記ゲート電極の表面を陽極
酸化して陽極酸化膜を形成する工程と、前記陽極酸化膜をマスクとし前記第１の絶縁膜をエッチ
ングしてゲート絶縁膜を形成する工程と、前記絶縁基板上の全面に、前記ゲートバスライン、前記
ゲート電極及び前記ゲート絶縁膜を覆うシリコン酸化物
又はシリコン窒化物からなる保護膜を形成する工程と、前記保護膜の上に、前記シリコン膜の一部領域上を覆う
レジスト膜を形成する工程と、前記レジスト膜をマスクとし、前記レジスト膜に覆われ
ていない領域の前記シリコン膜に不純物をイオン注入す
る工程と、前記レジスト膜をアッシングにより除去する工程と、前記保護膜を除去する工程と、前記絶縁基板上の全面に、前記ゲートバスライン、前記
ゲート電極及び前記シリコン膜を覆う第２の絶縁膜を形
成する工程と、前記第２の絶縁膜にコンタクトホールを形成する工程
と、前記第２の絶縁膜上の全面に第２の導電膜を形成し、該
第２の導電膜をパターニングして、前記コンタクトホー
ルを介して前記シリコン膜に電気的に接続されたソース
電極及びドレイン電極と、相互に平行に配置され且つ前
記ドレイン電極に接続された複数本のドレインバスライ
ンとを形成する工程と、前記第２の絶縁膜上に、前記ドレインバスライン、前記
ドレイン電極及び前記ソース電極を被覆する第３の絶縁
膜を形成する工程と、前記第３の絶縁膜にコンタクトホールを形成する工程
と、前記第３の絶縁膜上の全面に透明導電体膜を形成し、該
透明導電体膜をパターニングして画素電極を形成する工
程とを有することを特徴とする半導体装置の製造方法。