JPH01209522A - 座標入力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は座標入力装置、特に入力タブレット上に座標入
力部材によって入力が行なわれた入力点の座標を所定の
座標検出方式に基づき検出し、所定のホスト装置に検出
座標値を出力する座標入力装置に関するものである。

［従来の技術］ 従来より、手書きの文字、画像などをコンピュータシス
テムなどの所定のホスト装置に入力するための座標入力
装置としてデジタイザパッドが知られている。従来では
、対向配置された抵抗膜、電極膜を入力ペンにより接触
させて入力座標を検出する方式、あるいは圧電素子など
を用いた振動ペンからガラス板などから構成された入力
タブレットに振動入力を行ない、入力タブレット上での
振動伝達時間を測定することにより座標検出を行なう方
式などが知られている。

［発明が解決しようとする課題］ 従来装置では、入力された座標データはホスト装置に転
送され、種々の方法で利用される。たとえば、タブレッ
ト上の座標値によりメニューの選択を行なったり、入力
された画像、文字を表示するなどの処理が行なわれるが
、さらに高度な処理として、入力された文字を認識する
処理が知られている。

文字認識などを行なう場合には、筆記速度の情報が必要
になることがあるが、従来の座標入力装置では、入力座
標を順次出力するのみで筆記速度を検出しないから、筆
記速度情報はホスト側で入力座標値から算出しなければ
ならず、ホスト装置のソフトウェア的な負担が大きいと
いう問題があった。

また、座標人力装置からホスト装置への情報転送速度は
無限大ではなく限界があり、この転送速度により座標入
力間隔が制限されるため、ホスト側で正確な筆記速度の
検出を行なうのは不可能であった。

さらに消費電力低減などのために座標のサンプリング速
度を変化させるような座標入力装置も知られているが、
この種の装置では座標入力装置側で勝手に入力速度を調
整するためホスト側での筆記速度算定は不可能であった
。

本発明は以上の問題に鑑みなされたもので、座標入力速
度を検出してホスト装置に転送できる座標入力装置を提
供することを主たる課題とする。

し課題を解決するための手段］ 以上の課題を解決するために、本発明においては入力タ
ブレット上に座標入力部材によって入力が行なわれた入
力点の座標を所定の座標検出方式に基づき検出し、所定
のホスト装置に検出座標値を出力する座標入力装置にお
いて、前記入力タブレット上に複数の座標入力が行なわ
れた場合に複数の座標値の変移量に基づき前記入力部材
の移動速度を検出する手段を設け、検出された入力部材
の移動速度データを前記ホスト装置に出力する構成を採
用した。

［作　用］ 以上の構成によれば、複数の座標値の変移量に基づき入
力部材の移動速度を検出し、この移動速度データをホス
ト装置に転送でき、ホスト側の負担を軽減できる。

［実施例］ 以下、図面に示す実施例に基づき１本発明の詳細な説明
する。

第１図は本発明を採用した座標入力装置の構成を示して
いる０図示した装置は超音波振動の入力タブレット上で
の伝達時間から入力点の座標を検出するものである。゛ 図において符号ｌは振動入力用の圧電素子を備えた振動
ペン、およびガラス板などの振動伝達材料から構成され
る装置 の振動センサを設けた入力タブレットからなる座標入力
部である。

座標入力部１の入力タブレット上に振動ペンから入力さ
れた振動は入力タブレット上に設けられた振動センサに
より検出される。さらに入力タブレット上での伝達時間
から入力点とセンサの直線距離が算出され、この直線距
離に基づく幾何演算により入力座標値を検出する。

検出された入力座標値は、デジタルデータ信号９として
座標データ検出装置２に入力される．座標データ検出装
置２は座標入力が行なわれたことを検出する回路であり
、入力座標値はこの座標データ検出袋２１２を介して装
置全体の動作を制御するＣＰＵ（マイクロプロセッサな
ど）４にデジタル信号１０として入力される。

また、座標データ検出装置２は座標入力タイミングの情
報を持つ座標入力検出信号ｌ４をタイマー３に出力する
．タイマ３は座標入力が行なわれた時間間隔を測定し，
その結果書られる時間情報１１をＣＰＵ４に入力する．
　また、入力座標値はＲＳ２３２Ｃボートなどから構成
される通信装置７を介してホストコンピュータ８に転送
される．ホストコンピュータは手書き文字認識などを行
なうもので、パーソナルコンピュータあるいは他の規模
のコンピュータシステムから構成される。

ＣＰＵ４はＲＯＭ５に格納された後述の制御プログラム
に従って動作する．その際ＲＡＭ６がワークエリアとし
て使用される。

装置の動作はクロックジェネレータｌ５が発生する基準
クロックに同期して行なわれる．クロックｌ６は座標入
力部ｌ、座標データ検出装置２、ＣＰＵ４、通信装置７
に共通に入力される。

次に各部の構成につき詳細に説明する。

座標入力が行なわれると、１回の入力を検出するごとに
座標入力部１は第２図に示すようなパケットデータから
なる座標入力信号９を出力する０図において符号２１は
データ先頭を示すターミネータで、この場合ＦＦ（１６
進数）である。

続く２パイトノデータ（Ｘｌ、Ｘｏ）２２４；ｉＸ座標
で、所定の入力分解能に相当する距離を単位とした２進
数により表現される。さらに１バイトの００からなるタ
ーミネータを挟んでＸ座標と同じように表現された２バ
イトのＹ座標データ（ｙｔ、ｙｏ）が続く。

また、この後ＯＯのターミネータ２６を挟んで入力ペン
のアップダウン状態を示す１バイト幅を有するフラグ２
４が続く、このフラグは入力部材がタブレットに接触し
ているかどうかにより設定される。

第３図は座標データ検出装置２の構造を示している。座
標データ検出装置２は入力された第２図の座標データを
そのままＣＰＵ４および通信装置７に出力するとともに
、シフトレジスタ３１に入力する。このシフトレジスタ
３１は８バイトの長さを有し、第２図の８バイトの１パ
ケツトを収容できる。さらにこのシフトレジスタの所定
位置のバイトデータはゲートアレイなどによる一致検出
回路３４．３２に入力される。一致検出回路３４は第２
図のターミネータ２１がＦＦになっているかどうかを判
定する。また、一致検出回路３２は第２図のターミネー
タ２６が００で、しかもペンダウンフラグのビットパタ
ーンがペンダウン（すなわち入力中）を示す所定のパタ
ーンになっているかどうかを検出する。

一致検出回路３４．一致検出回路３２は入力されたパケ
ットデータの所定箇所が所定のビットパターンになって
いることを確認するとハイレベルの一致検出信号をＡＮ
Ｄゲート３３に出力し、このゲート３３を介してタイマ
３に出力される座標入力検出信号１４が形成される。

第４図はタイマ３の構造を示している。タイマ３はカウ
ンタ４２と、データ出力用のラッチ４３を有している。

座標データ検出装置２により形成された座標入力検出信
号１４はカウンタ４２をクリアする遅延素子４１のセッ
ト端子およびラッチ４３のクロック端子に入力される。

したがって、座標データが検出されるたびに、それまで
の計時時間データが所定のビット幅を有するラッチ４３
にラッチされ、座標入力間隔に相当する時間データ１１
１としてＣＰＵ４に出力される。また、カウンタ４２は
遅延素子４１によりわずかに遅れたタイミングです□セ
ットされ、次の計時を開始する。

次に以上の構成における動作につき第５図のフローチャ
ートを参照して説明する。第５図は第１図のＲＯＭ５に
格納されたＣＰＵ４の制御プログラムを示している。こ
の制御では、検出された入力座標データとともに座標入
力速度をホスト装置に転送する。

座標入力処理において、座標データ検出装置２が前記の
動作により入力データを確認すると、タイマ３が計時を
開始するとともに、ＣＰＵ４はまず第５図のステップＳ
ｔにおいて座標入力部ｌが出力した座標データをＲＡＭ
６の所定領域にバッファする。

ステップＳ２では第２図のパケットデータ中のフラグ２
４を参照し、このフラグがペンダウン（入力中）を示す
１０（１６進数）のパターンになっているかどうかを判
定する。ペンアップの場合には速度計算を行なえないの
で、入力データを無視しステップＳ１に戻る。その際ス
テップＳ３において入力速度データを０にリセットする
。

ステップＳ２が肯定された場合には、ステップＳ４、Ｓ
５において第２図のパケットデータからそれぞれ２バイ
トのＸ、Ｙ座標データ２２．２３を読み込み、ｘｌ、ｙ
ｌなるバッファにそれぞれ記憶する。

ステップＳ６では続く入力座標を読み込む、この段階で
タイマ３は入力間隔の時間データをラッチする。ステッ
プＳ７ではステップＳ２と同様にペンダウン状態を判定
し、ペンアップならばステップＳ３に戻る。

ステップＳ７が肯定された場合には、ステップＳ８．Ｓ
９においてステップＳ４、Ｓ５と同様に２バイトの座標
データを×２、ｙ２なるバッファに読み込む。

続いてステー、プ５１０ではタイマ３から２つの座標入
力間隔を示す時間データｔを読みだし、ステップＳｔｔ
において入力速度Ｖを計算し、入力座標データとともに
通信装置７を介してホストコンピュータ８に転送する。

入力速度Ｖは次の式により算出できる（ｘｌ。

ｘ２．ｙｌ、ｙ２はバッファの内容を示す）。

なお、演算速度を向上させるため、平方根演算を省略し
てデータ出力を行なってもよい。

また、第６図は得られた座標入力速度Ｖをホストコンピ
ュータ８に転送する際のパケット構成を示している。第
６図において符号６１は第２図と全く同様に構成された
入力座標データで、その後に００のターミネータ６３を
介して１ノくイトの速度データを付加する。

続いてステップ５１２．Ｓ１３では、ノ（ツファｘ２．
ｙ２内のデータをバッファｘｉ、ｙ２に転送し、ステッ
プＳ６に戻り上記の動作を繰り返す。

以上の動作の繰り返しにより、ホストコンピュータ８に
入力座標データとともに２点間の座標入力速度データを
転送できる。ホスト側では、従来のように複雑な演算処
理を行なうことなく入力速度、たとえば入力ペンの移動
速度を知ることができ、これを文字認識など種々の処理
に利用できる。

また１本実施例によれば、座標入力部ｌ側で座標のサン
プリング速度が変更されても独立したタイマにより時間
計測を行ない速度算出が行なわれるため、省電力型の装
置でも正確な入力速度測定を行なうことができる。

ただし、座標入力部１が一定のサンプリング時間を用い
る場合には第７図のような構成を用いてもよい、第７図
では座標入力部ｌのサンプリング周期は一定であり、座
標入力部ｌの検出座標データは直接ＣＰＵ４に入力され
る。その他の構成は第１図と同じである。

ＣＰＵ４では第５図と同様の制御を行なうが、ステップ
５ｌＯ１Ｓｌｌの速度演算ではサンプリング時間に相当
する一定の時間値で入力点の直線変移量を除算し速度デ
ータＶを得、ホストコンピュータ８に転送する。

この方法では、サンプリング周期を変更できないが、ハ
ードウェア構成が簡単になり、装置の製造コストを低減
できる。

以上では超音波方式の入力タブレットを例示したが、座
標入力方式が異なっても同様の構成を用いることができ
るのはもちろんである。

［発明の効果］ 以上から明らかなように、本発明によれば、入力タブレ
ット上に座標入力部材によって入力が行なわれた入力点
の座標を所定の座標検出方式に基づき検出し、所定のホ
スト装置に検出座標値を出力する座標入力装置において
、前記入力タブレット上に複数の座標入力が行なわれた
場合に複数の座標値の変移量に基づき前記入力部材の移
動速度を検出する手段を設け、検出された入力部材の移
動速度データを前記ホスト装置に出力する構成を採用し
ているので、複数の座標値の変移量に基づき入力部材の
移動速度を検出し、この移動速度データをホスト装置に
転送できるため、ホスト装置側の負担を増大させること
なくホスト装置側で転送された入力速度データを種々の
方法で利用できるという優れた利点がある。

【図面の簡単な説明】

第１図は本発明を採用した座標入力装置のブロック図、
第２図は第１図の座標入力部が出力する座標データの構
成を示した説明図、第３図は第１図の座標データ検出装
置の構造を示したブロック図、第４図は第１図のタイマ
の構造を示したブロック図、第５図は第１図のＣＰＵの
制御手順を示したフローチャート図、第６図は第１図の
ホストコンピュータに転送されるデータ構造を示した説
明図、第７図は異なる装置の構成を示したブロック図で
ある。 ｌ・・・座標入力部　　２・・・座標データ検出装置３
・・・タイマ　　　　　４・・・ＣＰＵ５・・・ＲＯＭ
　　　　　　　　　６　・・・ＲＡＭ７・・・通信装置
　、　８・・・ホストコンピュータ１５・・・クロック
ジェネレータ 第４図 爪ストコレ医−夕にｉＬｔする一Ｔ″−’７の省０月（
２）第６因 ィでの賞ｈヒイ列のフ・０．７り図 第７図

Claims (1)

【特許請求の範囲】
1. １）入力タブレット上に座標入力部材によって入力が行
   なわれた入力点の座標を所定の座標検出方式に基づき検
   出し、所定のホスト装置に検出座標値を出力する座標入
   力装置において、前記入力タブレット上に複数の座標入
   力が行なわれた場合に複数の座標値の変移量に基づき前
   記入力部材の移動速度を検出する手段を設け、検出され
   た入力部材の移動速度データを前記ホスト装置に出力す
   ることを特徴とする座標入力装置。