JPH01206661A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置分野に利用される。

本発明は半導体装置に関し、特に、絶縁ゲート型電界効
果トランジスタを含む半導体装置に関する。

〔概要〕

本発明は、絶縁ゲート型電界効果トランジスタを含む半
導体装置において、 前記絶縁ゲート型電界効果トランジスタのゲート絶縁膜
の近傍の半導体領域内に、外部からその電位を制御でき
るバックゲート電極を設けることにより、 前記絶縁ゲート型電界効果トランジスタのしきい値の変
動を補正できるようにしたものである。

〔従来の技術〕

近年、ロケットや人工衛星といった放射線被ばく環境下
で使用する機器に、低消費電力のＭＯ３型半導体集積回
路装置を用いたいという要求が増している。この要求を
満足させるためには、放射線による半導体素子の特性変
動あるいは劣化を防ぐ必要があり、そのため、例えば、
酸化膜形成プロセスの低温化や酸化膜形成後の窒素雰囲
気中でのアニーリング等が提案されている。

〔発明が解決しようとする問題点〕　　、しかし、これ
らの提案された方法を用いても、放射線を被ばくすると
、ゲート酸化膜中に蓄積される正電荷や界面準位の発生
によって、ＭＯＳ）ランジスクのしきい値電圧が大きく
変化する。特にＭＯＳ）ランジスクを用いて構成した演
算増幅器では、しきい値電圧の変動によって動作点が移
動し、ダイナミックレンジが狭くなって使用が制限され
る欠点があった。

本発明の目的は、前記の欠点を除去することにより、放
射線被ばく環境下のように、しきい値電圧が大きく変化
する場合においても、そのしきい値電圧の変動を補正し
て安定な回路動作が得られるようにした、絶縁ゲート電
界効果トランジスタを含む半導体装置を提供することに
ある。

〔問題点を解決するための手段〕

本発明は、一導電型の半導体領域上に形成されたゲート
絶縁膜と、このゲート絶縁膜上に形成されたゲート電極
とを存亡る絶縁ゲート型電界効果トランジスタを含む半
導体装置において、前記半導体領域の前記ゲート絶縁膜
の近傍に形成された、ｋ対導電型領域から構成されるハ
ックゲート電極と、前記バックゲート電極（こ接続され
外部に引き出された引出しバックゲート電極とを含むこ
とを特徴とする。

〔作用〕

例えば、放射線被ばくによるしきい値電圧の変化は、ｎ
チャネルＭＯＳ）ランジスタは正方向に、ｎチャネルＭ
ＯＳ）ランジスタは負方向である。

これはそれぞれ基板電位を減少または増加させたことに
等価な変化である。

従って、バックゲート電極に、ｎチャネルＭＯＳトラン
ジスタでは正バイアス、ｎチャネルＭＯＳトランジスタ
は負バイアスをそれぞれ印加することにより、実質的に
基板電位をそれぞれ増加または減少させることにより、
しきい値電圧の変動を補正することができる。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図（ａ）は本発明の一実施例を示す模式的縦断面図
、第１図（ｂ）はそのＡ−Ａ’に沿う模式的横断面図、
および第３図（ａ）〜（ｆ）はその製造方法を示す主要
工程における模式的縦断面図（工程断面図）で、ＣＭＯ
Ｓ）ランジスタの場合である。

本実施例は、Ｐ型シリコン基板１に、Ｎウェル２を形成
し、ゲート酸化膜１１を介してゲート電極６が形成され
、さらにＮ＋拡散層７、Ｐ゛拡散層８、ソース・ドレイ
ン電極１３および引出しゲート電極１４が形成されたＣ
ＭＯＳ）ランジスタにおいて、ゲート酸化膜１１の近傍
のＰ型シリコン基板１内に、Ｎ１拡散層からなるバック
ゲート電極３と、Ｐ＋拡散層からなるバックゲート電極
３ａと、バックゲート電極３および３ａにそれぞれ接続
され、スルーホール１６および１６ａを介して外部に引
き出された引出しバックゲート電極１５および１５ａ（
バックゲート電極３ａに対するもので図では（）を付し
である。）とを含んでいる。なお、第１図（ａ）および
（ｂ）において、９はＮ′″拡散層７ふよびＰ４拡散層
８と他の能動領域の間のチャネル形成を防止するための
高濃度不純物領域、１０はフィールド酸化膜、１２は層
間絶縁膜、１７はパッシベーション膜である。

本発明の特徴は、第１図（ａ）および（ｂ）において、
バックゲート電極３および３ａと、引出しバックゲート
電極１５および１５ａを設けたことにある。

次に、本実施例の動作について説明する。

ｎチャネルＭＯＳトランジスタは、放射線を被ばくする
と、しきい値電圧が正方向に変動する。

従って、放射線吸収線量に対するしきい値電圧変動量を
検出し、引出しバックゲート電極１５からバックゲート
電極３にその変動に対応した正のバイアス電圧を印加す
ることによってその変動分を補正する。この場合、バッ
クゲート電極３には正のバイアス電圧を印加するので、
Ｐ型シリコン基板１とは逆方向になるので電流は流れな
い。

一方、ｎチャネルＭＯＳ）ランジスタの場合は、放射線
を被ばくすると、しきい値電圧は負方向に変動するので
、その変動量を検出し、引出しバックグート電極１５ａ
から、バックゲート電極３ａにその変動に対応した負の
バイアス電圧を印加することによってその変動分を補正
する。この場合もバックゲート電極３ａに印加されるバ
イアス電圧の極性はＮウェル２とは逆方向になるので電
流は流れない。

また、本実施例によれば、ｎチャネルおよびｐチャネル
ＭＯ３）ランジスクのバックゲートバイアスをそれぞれ
独立して制御できるので、放射線被ばく後もＣＭＯ３回
路としてのしきい値電圧を最適な値に保つことができる
。

次に、第２図（ａ）〜（ｆ）に従い本実施例の製造方法
について説明する。

まず、Ｐ型シリコン基板１の上にｐチャネルＭ○Ｓトラ
ンジスタを形成するためのＮウェル２を周知の技術によ
り形成する（第２図（ａ））、次に、フォトリングラフ
ィ技術を利用してイオン注入により、バックゲート電極
３および３ａを形成する（第２図（ｂ））。

次に、エピタキシャル成長により、Ｐ型シリコ。

ン基板１と同じ特性を持つＰ型エピクキシャル層４を形
成する（第２図（Ｃ））。

そしてＮウェル２と同じ位置に、Ｎウェル２形成に用い
たのと同じドナー形イオンを注入してイオン注入層５を
形成する（第２図（ｄ））。次に、それを熱拡散によっ
て図に示すように、バックゲート電極３ａを内部に持つ
Ｎウェル２を形成する（第２図（ｅ））。

次に、バックゲート電極３および３ａにバイアスを供給
するための引出し電極が接続できるように、それぞれ一
部にスルーホール１６および１６ａを周知の技術により
形成する。

その後は、一般に用いられているＭＯＳ）ランジスタ製
造技雨を用いることにより、第１図（ａ）および（ｂ）
に示した実施例の構造が得られる。

なお、以上の説明においては、絶縁ゲート型電界効果ト
ランジスタとしてＭＯＳ）ランジスタを取り上げたけれ
ども、本発明は絶縁ゲート型電界効果トランジスタ全般
に適用される。

〔発明の効果〕

以上説明したように、本発明は、バックゲート電極と、
それに外部からバイアスを供給する引出しバックゲート
電極とを形成するたとにより、例えば、放射線被ばくに
より生ずるしきい値電圧の変動を補正できる効果がある
。

従って、本発明による絶縁ゲート型ＭＯ３）ランジスタ
を用いて構成した演算増幅器のダイナミッタレンジを、
放射線被ばく後も被ばく前と同様の値に保つことができ
るので、演算増幅器の利用を容易にでき、その効果は大
である。

【図面の簡単な説明】

第１図（ａ）は本発明の一実施例を示す模式的縦断面図
、第１図（ｂ）はそのＡ−八′に沿う模式的横断面図。 第２図（ａ）〜（ｆ）はその製造方法を示す主要工程に
おける模式的縦断面図。 １・・・Ｐ型シリコン基板、２・・・Ｎウェル、３．３
ａ・・・バックゲート電極、４・・・Ｐ型エピタキシャ
ル層、５・・・イオン注入層、６・・・ゲート電極、７
・・・Ｎ゛拡散層、訃・・Ｐ゛拡散層、９・・・高濃度
不純物領域、１０・・・フィールド酸化膜、１１・・・
ゲート酸化膜、１２・・・層間絶縁膜、１３・・・ソー
ス・ドレイン電極、１４・・・引出しゲート電極、１５
．１５ａ・・・引出しバックゲートＭＬ　１６．１６ａ
・・・スルーホール、１７・・・パッシベーション膜。

Claims (1)

1. 【特許請求の範囲】 １、一導電型の半導体領域上に形成されたゲート絶縁膜
   （１１）と、このゲート絶縁膜上に形成されたゲート電
   極（６）とを有する絶縁ゲート型電界効果トランジスタ
   を含む半導体装置において、前記半導体領域の前記ゲー
   ト絶縁膜の近傍に形成された、反対導電型領域から構成
   されるバックゲート電極（３、３ａ）と、 前記バックゲート電極に接続され外部に引き出された引
   出しバックゲート電極（１５、１５ａ）とを含むことを
   特徴とする半導体装置。