JP2822365B2 - Ｍｏｓｆｅｔ - Google Patents
ＭｏｓｆｅｔInfo
- Publication number
- JP2822365B2 JP2822365B2 JP4330035A JP33003592A JP2822365B2 JP 2822365 B2 JP2822365 B2 JP 2822365B2 JP 4330035 A JP4330035 A JP 4330035A JP 33003592 A JP33003592 A JP 33003592A JP 2822365 B2 JP2822365 B2 JP 2822365B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- mosfet
- polysilicon gate
- threshold voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ポリシリコンの半導体
薄膜を有する半導体装置に係り、特にポリシリコンゲー
ト電極を有するＭＯＳＦＥＴに関するものである。
薄膜を有する半導体装置に係り、特にポリシリコンゲー
ト電極を有するＭＯＳＦＥＴに関するものである。
【０００２】
【従来の技術】本発明者は、平成３年９月２４日出願の
特願平３−２７１９８３号にて、ゲート電極の仕事関数
を可変して、ＭＯＳＦＥＴのしきい値電圧を制御する技
術の一例を開示した。この技術は、ポリシリコンゲート
電極に同量のドナーとアクセプタとを高濃度に注入した
後に熱処理を行うと、そのドナーとアクセプタの注入量
に応じて基板側のゲート酸化膜界面におけるポリシリコ
ンゲート電極のドナーとアクセプタの濃度バランスが可
変するので、これを利用してゲート電極の仕事関数を制
御しようとするものであった。
特願平３−２７１９８３号にて、ゲート電極の仕事関数
を可変して、ＭＯＳＦＥＴのしきい値電圧を制御する技
術の一例を開示した。この技術は、ポリシリコンゲート
電極に同量のドナーとアクセプタとを高濃度に注入した
後に熱処理を行うと、そのドナーとアクセプタの注入量
に応じて基板側のゲート酸化膜界面におけるポリシリコ
ンゲート電極のドナーとアクセプタの濃度バランスが可
変するので、これを利用してゲート電極の仕事関数を制
御しようとするものであった。
【０００３】
【発明が解決しようとする課題】このようにしてしきい
値電圧を制御する技術は、ゲート酸化膜界面におけるポ
リシリコンゲート電極の不純物濃度を微妙なバランスで
制御しなければならず、同一ウエハ内に製造する各素子
のばらつきが大きくなってしまうという問題点があっ
た。また、ポリシリコンゲート電極の不純物濃度が少し
でも変わると仕事関数が急激に変化するので、制御する
のが難しく、その値も再現性が悪かったので、常に所望
の仕事関数となるように制御して大量に製造するのは困
難であった。そして、例えば、０．３８０μｍの厚さの
ポリシリコンゲート電極と０．０２０μｍの厚さのゲー
ト酸化膜を有するＭＯＳＦＥＴのポリシリコンゲート電
極に５０ＫｅＶで５×１０16ｃｍ-2のボロン（Ｂ）を注
入して熱処理を行った場合、図５に示すようにボロンが
ゲート酸化膜を突抜けて基板内の０．０１８μｍ程度の
深さまで注入されてしまう。なお、同図の横軸は、基板
表面とゲート酸化膜との間を０とした厚さを示してお
り、縦軸は注入したボロンの濃度を示している。このよ
うに、通常の厚さのポリシリコンゲート電極にドナーや
アクセプタを高濃度に注入すると、不純物がゲート酸化
膜を突抜けて基板内（チャネル領域）にも注入されてし
まうので、ＭＯＳＦＥＴの性能に影響を及ぼす可能性が
あった。
値電圧を制御する技術は、ゲート酸化膜界面におけるポ
リシリコンゲート電極の不純物濃度を微妙なバランスで
制御しなければならず、同一ウエハ内に製造する各素子
のばらつきが大きくなってしまうという問題点があっ
た。また、ポリシリコンゲート電極の不純物濃度が少し
でも変わると仕事関数が急激に変化するので、制御する
のが難しく、その値も再現性が悪かったので、常に所望
の仕事関数となるように制御して大量に製造するのは困
難であった。そして、例えば、０．３８０μｍの厚さの
ポリシリコンゲート電極と０．０２０μｍの厚さのゲー
ト酸化膜を有するＭＯＳＦＥＴのポリシリコンゲート電
極に５０ＫｅＶで５×１０16ｃｍ-2のボロン（Ｂ）を注
入して熱処理を行った場合、図５に示すようにボロンが
ゲート酸化膜を突抜けて基板内の０．０１８μｍ程度の
深さまで注入されてしまう。なお、同図の横軸は、基板
表面とゲート酸化膜との間を０とした厚さを示してお
り、縦軸は注入したボロンの濃度を示している。このよ
うに、通常の厚さのポリシリコンゲート電極にドナーや
アクセプタを高濃度に注入すると、不純物がゲート酸化
膜を突抜けて基板内（チャネル領域）にも注入されてし
まうので、ＭＯＳＦＥＴの性能に影響を及ぼす可能性が
あった。
【０００４】また、チャネル領域にほとんど不純物の含
まれていないＳＯＩ−ＭＯＳＦＥＴのしきい値電圧を制
御する方法としては、ＳＯＩ層に不純物を注入したり、
バックゲート電圧を制御するという方法がある。ところ
が、ＳＯＩ層に不純物を注入すると、キャリアの移動度
が低下して高速動作が困難になり、バックゲート電圧を
制御するためには電源を１つ増やす必要があるという課
題があった。そして、通常は、ｎ型のＳＯＩ−ＭＯＳＦ
ＥＴには、ｐ＋型のゲート電極を使用し、ｐ型のＳＯＩ
−ＭＯＳＦＥＴには、ｎ＋型のゲート電極を使用してい
るが、この場合のしきい値電圧はそれぞれ約＋０．７Ｖ
と約−０．７Ｖであり、その値を可変させることはでき
なかった。また、これらのしきい値電圧の値は５Ｖの電
源電圧を使用するＳＯＩ−ＭＯＳＦＥＴにはちょうど良
い値であるが、低消費電力を実現するために電源電圧を
下げたい場合には、しきい値電圧も下げる必要があり、
そのための新たな方法もしくは構造が必要であった。そ
こで本発明は、不純物の注入量を制御する以外の新たな
方法でゲート電極の仕事関数を制御して上記課題を解決
することを目的とする。
まれていないＳＯＩ−ＭＯＳＦＥＴのしきい値電圧を制
御する方法としては、ＳＯＩ層に不純物を注入したり、
バックゲート電圧を制御するという方法がある。ところ
が、ＳＯＩ層に不純物を注入すると、キャリアの移動度
が低下して高速動作が困難になり、バックゲート電圧を
制御するためには電源を１つ増やす必要があるという課
題があった。そして、通常は、ｎ型のＳＯＩ−ＭＯＳＦ
ＥＴには、ｐ＋型のゲート電極を使用し、ｐ型のＳＯＩ
−ＭＯＳＦＥＴには、ｎ＋型のゲート電極を使用してい
るが、この場合のしきい値電圧はそれぞれ約＋０．７Ｖ
と約−０．７Ｖであり、その値を可変させることはでき
なかった。また、これらのしきい値電圧の値は５Ｖの電
源電圧を使用するＳＯＩ−ＭＯＳＦＥＴにはちょうど良
い値であるが、低消費電力を実現するために電源電圧を
下げたい場合には、しきい値電圧も下げる必要があり、
そのための新たな方法もしくは構造が必要であった。そ
こで本発明は、不純物の注入量を制御する以外の新たな
方法でゲート電極の仕事関数を制御して上記課題を解決
することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の手段として、高濃度のドナーと高濃度のアクセプタと
を１×１０１６ｃｍ−２から１×１０１７ｃｍ−２の範
囲で略同量イオン注入してから熱処理したポリシリコン
膜のゲート電極を有し、前記略同量注入する高濃度のド
ナーと高濃度のアクセプタの注入量が増加するにしたが
ってマイナス方向へ変化し、所定電圧分だけ変化した後
はプラスの方向に反転するしきい値電圧の変動特性を有
し、かつ前記した注入量の範囲では相互コンダクタンス
が変化しないＭＯＳＦＥＴであって、前記ポリシリコン
膜のゲート電極の厚さを０．４μｍ以上にして前記しき
い値電圧の変動の範囲を１Ｖ以下としたことを特徴とす
るＭＯＳＦＥＴを提供しようとするものである。
の手段として、高濃度のドナーと高濃度のアクセプタと
を１×１０１６ｃｍ−２から１×１０１７ｃｍ−２の範
囲で略同量イオン注入してから熱処理したポリシリコン
膜のゲート電極を有し、前記略同量注入する高濃度のド
ナーと高濃度のアクセプタの注入量が増加するにしたが
ってマイナス方向へ変化し、所定電圧分だけ変化した後
はプラスの方向に反転するしきい値電圧の変動特性を有
し、かつ前記した注入量の範囲では相互コンダクタンス
が変化しないＭＯＳＦＥＴであって、前記ポリシリコン
膜のゲート電極の厚さを０．４μｍ以上にして前記しき
い値電圧の変動の範囲を１Ｖ以下としたことを特徴とす
るＭＯＳＦＥＴを提供しようとするものである。
【０００６】
【実施例】図１（Ａ）に示すようなｎ型ＭＯＳＦＥＴの
ポリシリコンゲート電極６に次に示す条件で、不純物を
注入する。なお、図中、１はシリコン基板、２はソース
領域、３はドレイン領域、４はゲート領域、５はゲート
酸化膜、６はポリシリコンゲート電極を示している。ま
た、ポリシリコンゲート電極６の厚みが従来例と同様の
０．３８０μｍとそれよりも厚い０．５９０μｍである
２種類のｎ型ＭＯＳＦＥＴを用意し、両者を比較するよ
うにした。そして、これらのＭＯＳＦＥＴのポリシリコ
ンゲート電極６にリン（Ｐ）を１００ＫｅＶ、ボロン
（Ｂ）を５０ＫｅＶで同量注入した後、８５０℃のＮ2
雰囲気中で６０分間の熱処理を行った。
ポリシリコンゲート電極６に次に示す条件で、不純物を
注入する。なお、図中、１はシリコン基板、２はソース
領域、３はドレイン領域、４はゲート領域、５はゲート
酸化膜、６はポリシリコンゲート電極を示している。ま
た、ポリシリコンゲート電極６の厚みが従来例と同様の
０．３８０μｍとそれよりも厚い０．５９０μｍである
２種類のｎ型ＭＯＳＦＥＴを用意し、両者を比較するよ
うにした。そして、これらのＭＯＳＦＥＴのポリシリコ
ンゲート電極６にリン（Ｐ）を１００ＫｅＶ、ボロン
（Ｂ）を５０ＫｅＶで同量注入した後、８５０℃のＮ2
雰囲気中で６０分間の熱処理を行った。
【０００７】このとき、ポリシリコンゲート電極６の厚
みが０．３８０μｍの方は、図５に示すように、シリコ
ン基板１の表面から約０．１８０μｍの深さまで不純物
が注入されてしまうが、厚みが０．５９０μｍの方は、
シリコン基板１に不純物が達することはなく、ＭＯＳＦ
ＥＴの性質に影響を与える虞れはない。また、この２種
類のＭＯＳＦＥＴのポリシリコンゲート電極６に注入す
る不純物の量を可変させてしきい値電圧の変化を測定
し、その結果を図２のグラフに示す。なお、同図中、横
軸は、単位面積あたりのリン及びボロンの注入量を示
し、縦軸は、しきい値電圧（Ｖth）を示している。この
グラフから、ポリシリコンゲート電極６が厚い０．５９
０μｍの方がしきい値電圧の変化が少ないことが判る。
また、０．５９０μｍの方の最低しきい値電圧は、約
０．５８Ｖであり、０．３８０μｍの方の約０．２５Ｖ
に比べて０．３３Ｖ程度高くなっている。
みが０．３８０μｍの方は、図５に示すように、シリコ
ン基板１の表面から約０．１８０μｍの深さまで不純物
が注入されてしまうが、厚みが０．５９０μｍの方は、
シリコン基板１に不純物が達することはなく、ＭＯＳＦ
ＥＴの性質に影響を与える虞れはない。また、この２種
類のＭＯＳＦＥＴのポリシリコンゲート電極６に注入す
る不純物の量を可変させてしきい値電圧の変化を測定
し、その結果を図２のグラフに示す。なお、同図中、横
軸は、単位面積あたりのリン及びボロンの注入量を示
し、縦軸は、しきい値電圧（Ｖth）を示している。この
グラフから、ポリシリコンゲート電極６が厚い０．５９
０μｍの方がしきい値電圧の変化が少ないことが判る。
また、０．５９０μｍの方の最低しきい値電圧は、約
０．５８Ｖであり、０．３８０μｍの方の約０．２５Ｖ
に比べて０．３３Ｖ程度高くなっている。
【０００８】ここで、しきい値電圧が約０．６ＶのＭＯ
ＳＦＥＴを得る場合を考えると、ポリシリコンゲート電
極６の厚さが０．５９０μｍのときには、リン、ボロン
をそれぞれ３．５×１０16ｃｍ-2づつ注入すればよく、
注入量がその前後に多少ばらついても、しきい値電圧は
ほとんど変化しない。ところが、ポリシリコンゲート電
極６の厚さが０．３８０μｍのときに、リン、ボロンを
それぞれ５．５×１０16ｃｍ-2づつ注入した際には、注
入量が少しでもばらつくと、しきい値電圧が大きく変化
してしまう。そして、これらのことからポリシリコンゲ
ート電極６の厚みを０．５９０μｍにすると、ＭＯＳＦ
ＥＴ製造時に、同一ウエハ上でばらつきを少なくでき、
再現性が良いことが判る。
ＳＦＥＴを得る場合を考えると、ポリシリコンゲート電
極６の厚さが０．５９０μｍのときには、リン、ボロン
をそれぞれ３．５×１０16ｃｍ-2づつ注入すればよく、
注入量がその前後に多少ばらついても、しきい値電圧は
ほとんど変化しない。ところが、ポリシリコンゲート電
極６の厚さが０．３８０μｍのときに、リン、ボロンを
それぞれ５．５×１０16ｃｍ-2づつ注入した際には、注
入量が少しでもばらつくと、しきい値電圧が大きく変化
してしまう。そして、これらのことからポリシリコンゲ
ート電極６の厚みを０．５９０μｍにすると、ＭＯＳＦ
ＥＴ製造時に、同一ウエハ上でばらつきを少なくでき、
再現性が良いことが判る。
【０００９】この様にポリシリコンゲート電極６の厚み
を変化させることによって、しきい値電圧特性を変える
ことができるが、その理由は、次に挙げる４点のうちい
ずれかまたは幾つかが複合して変化していると考えられ
る。 ゲート酸化膜５との界面におけるポリシリコンゲート
電極６の不純物の濃度バランス。 ポリシリコンゲート電極６のゲート酸化膜５との界面
に至るまでのバンド構造。 ポリシリコンゲート電極６中に存在する空乏層。 ポリシリコンゲート電極６の抵抗。 これらの原因のうち、ととは変化してもＭＯＳＦＥ
Ｔの特性に影響はないが、とが変化している場合に
は、問題が生じる。
を変化させることによって、しきい値電圧特性を変える
ことができるが、その理由は、次に挙げる４点のうちい
ずれかまたは幾つかが複合して変化していると考えられ
る。 ゲート酸化膜５との界面におけるポリシリコンゲート
電極６の不純物の濃度バランス。 ポリシリコンゲート電極６のゲート酸化膜５との界面
に至るまでのバンド構造。 ポリシリコンゲート電極６中に存在する空乏層。 ポリシリコンゲート電極６の抵抗。 これらの原因のうち、ととは変化してもＭＯＳＦＥ
Ｔの特性に影響はないが、とが変化している場合に
は、問題が生じる。
【００１０】このうち、のポリシリコンゲート電極６
中に空乏層が存在する場合には、この空乏層に余分な容
量があるために、駆動能力が下がってＭＯＳＦＥＴの動
作速度が遅くなるという問題が生じる。しかしながら、
本発明者が先に出願した特願平３−２７１９８３号に記
載したように、ポリシリコン薄膜を接続素子として使用
した例で、その薄膜内部の広がり抵抗を測定した結果、
抵抗値は表面から深くなるにしたがって徐々に上昇して
おり、ｐｎ接合の空乏層による抵抗値の変化は見られな
かったので、ポリシリコンゲート電極６中の空乏層が原
因で、駆動能力が下がるということは考えられない。
中に空乏層が存在する場合には、この空乏層に余分な容
量があるために、駆動能力が下がってＭＯＳＦＥＴの動
作速度が遅くなるという問題が生じる。しかしながら、
本発明者が先に出願した特願平３−２７１９８３号に記
載したように、ポリシリコン薄膜を接続素子として使用
した例で、その薄膜内部の広がり抵抗を測定した結果、
抵抗値は表面から深くなるにしたがって徐々に上昇して
おり、ｐｎ接合の空乏層による抵抗値の変化は見られな
かったので、ポリシリコンゲート電極６中の空乏層が原
因で、駆動能力が下がるということは考えられない。
【００１１】そして、は、ポリシリコンゲート電極６
を厚くした場合、不純物の注入量が相対的に減少して、
抵抗値が上昇することが考えられる。そして、ポリシリ
コンゲート電極６の内部に抵抗値の高くなっている部分
がある場合には、ＭＯＳＦＥＴ駆動時にポリシリコンゲ
ート電極６表面にかける電圧とゲート酸化膜５の界面に
おける電圧との差が大きくなり、電圧が正しく基板内部
にまで伝わらないので、ゲート酸化膜が厚くなった場合
と同様にしきい値電圧が高くなる。その結果、駆動能力
が低下してＭＯＳＦＥＴの動作速度が遅くなるという問
題が生じる。
を厚くした場合、不純物の注入量が相対的に減少して、
抵抗値が上昇することが考えられる。そして、ポリシリ
コンゲート電極６の内部に抵抗値の高くなっている部分
がある場合には、ＭＯＳＦＥＴ駆動時にポリシリコンゲ
ート電極６表面にかける電圧とゲート酸化膜５の界面に
おける電圧との差が大きくなり、電圧が正しく基板内部
にまで伝わらないので、ゲート酸化膜が厚くなった場合
と同様にしきい値電圧が高くなる。その結果、駆動能力
が低下してＭＯＳＦＥＴの動作速度が遅くなるという問
題が生じる。
【００１２】ところで、ＭＯＳＦＥＴの駆動能力の低下
は、相互コンダクタンス（mutualconductance:以下、ｇ
ｍで表す）を測定することによって検出することができ
る。そこで、ポリシリコンゲート電極６の厚さが０．５
９０μｍのｐ型ＭＯＳＦＥＴのｇｍを測定した結果を図
３のグラフに示す。同図中、横軸は単位面積あたりの不
純物の注入量を示し、縦軸はｇｍを示している。一般
に、ポリシリコンゲート電極の内部に抵抗の高い部分が
生じたときには、その部分の不純物の注入量が低くなっ
ていると考えられる。そして、不純物の注入量が低くな
っている場合には、その部分のｇｍが下がるはずであ
る。ところが、図３にて示されるｇｍの値は、３．６μ
ｍ付近で通常のウエハのばらつきの範囲内に収まってお
り、特に下がっている部分はない。したがって、も原
因とは考えられず、この様に厚さが０．５９０μｍのポ
リシリコンゲート電極６をＭＯＳＦＥＴに使用してもそ
の特性に影響を与える虞れはない。
は、相互コンダクタンス（mutualconductance:以下、ｇ
ｍで表す）を測定することによって検出することができ
る。そこで、ポリシリコンゲート電極６の厚さが０．５
９０μｍのｐ型ＭＯＳＦＥＴのｇｍを測定した結果を図
３のグラフに示す。同図中、横軸は単位面積あたりの不
純物の注入量を示し、縦軸はｇｍを示している。一般
に、ポリシリコンゲート電極の内部に抵抗の高い部分が
生じたときには、その部分の不純物の注入量が低くなっ
ていると考えられる。そして、不純物の注入量が低くな
っている場合には、その部分のｇｍが下がるはずであ
る。ところが、図３にて示されるｇｍの値は、３．６μ
ｍ付近で通常のウエハのばらつきの範囲内に収まってお
り、特に下がっている部分はない。したがって、も原
因とは考えられず、この様に厚さが０．５９０μｍのポ
リシリコンゲート電極６をＭＯＳＦＥＴに使用してもそ
の特性に影響を与える虞れはない。
【００１３】ここで本発明の半導体装置の一実施例とし
て、ＳＯＩ−ＭＯＳＦＥＴのしきい値電圧を制御する例
を図面と共に説明する。図１（Ｂ）に示したｎ型ＳＯＩ
−ＭＯＳＦＥＴは、ＳｉＯ2 基板１１上に、ｎ+ 型のソ
ース領域１２、ｎ+ 型のドレイン領域１３、真性半導体
に近い状態のゲート領域（チャネル領域）１４とからな
るＳｉ層１７とＳｉＯ2 ゲート酸化膜１５とが設けら
れ、さらに、ゲート領域１４の真上のゲート酸化膜１５
上には、厚さ０．６１０μｍのポリシリコンゲート電極
１６が設けられている。また、同様にしてソース領域、
ドレイン領域をｐ+ 型にしたｐ型ＳＯＩ−ＭＯＳＦＥＴ
も製造した。
て、ＳＯＩ−ＭＯＳＦＥＴのしきい値電圧を制御する例
を図面と共に説明する。図１（Ｂ）に示したｎ型ＳＯＩ
−ＭＯＳＦＥＴは、ＳｉＯ2 基板１１上に、ｎ+ 型のソ
ース領域１２、ｎ+ 型のドレイン領域１３、真性半導体
に近い状態のゲート領域（チャネル領域）１４とからな
るＳｉ層１７とＳｉＯ2 ゲート酸化膜１５とが設けら
れ、さらに、ゲート領域１４の真上のゲート酸化膜１５
上には、厚さ０．６１０μｍのポリシリコンゲート電極
１６が設けられている。また、同様にしてソース領域、
ドレイン領域をｐ+ 型にしたｐ型ＳＯＩ−ＭＯＳＦＥＴ
も製造した。
【００１４】同図に示したようなｎ型ＳＯＩ−ＭＯＳＦ
ＥＴのポリシリコンゲート電極１６にＰ，Ｂをそれぞれ
２×１０16ｃｍ-2注入し、低いドレイン電圧をかけた状
態でゲート電圧を変化させた際のドレイン電流のグラフ
を図４（Ａ）に示し、さらに、ｐ型ＳＯＩ−ＭＯＳＦＥ
Ｔのポリシリコンゲート電極にＰ，Ｂをそれぞれ３×１
０16ｃｍ-2注入し、低いドレイン電圧をかけた状態でゲ
ート電圧を変化させた際のドレイン電流のグラフを図４
（Ｂ）に示す。なお、図４（Ａ）では、０．７６Ｖにお
いて、ドレイン電流のグラフの接線を引き、図４（Ｂ）
では、０．６４Ｖにおいて、ドレイン電流のグラフの接
線を引いている。
ＥＴのポリシリコンゲート電極１６にＰ，Ｂをそれぞれ
２×１０16ｃｍ-2注入し、低いドレイン電圧をかけた状
態でゲート電圧を変化させた際のドレイン電流のグラフ
を図４（Ａ）に示し、さらに、ｐ型ＳＯＩ−ＭＯＳＦＥ
Ｔのポリシリコンゲート電極にＰ，Ｂをそれぞれ３×１
０16ｃｍ-2注入し、低いドレイン電圧をかけた状態でゲ
ート電圧を変化させた際のドレイン電流のグラフを図４
（Ｂ）に示す。なお、図４（Ａ）では、０．７６Ｖにお
いて、ドレイン電流のグラフの接線を引き、図４（Ｂ）
では、０．６４Ｖにおいて、ドレイン電流のグラフの接
線を引いている。
【００１５】各図から、ＳＯＩ−ＭＯＳＦＥＴのしきい
値電圧は、それぞれ約＋０．３Ｖ、約−０．３Ｖであ
り、ｐ+ 型、ｎ+ 型のポリシリコンゲート電極を使用し
た従来の約±０．７Ｖよりも低しきい値電圧となってい
る。したがって、ＳＯＩ−ＭＯＳＦＥＴの電源電圧を下
げたい場合にも対処することができる。なお、このとき
のｇｍは接線の傾きであり、それぞれ、１５．３×１０
-6μＳ（マイクロ・ジーメンス）と３．８７×１０-6μ
Ｓである。
値電圧は、それぞれ約＋０．３Ｖ、約−０．３Ｖであ
り、ｐ+ 型、ｎ+ 型のポリシリコンゲート電極を使用し
た従来の約±０．７Ｖよりも低しきい値電圧となってい
る。したがって、ＳＯＩ−ＭＯＳＦＥＴの電源電圧を下
げたい場合にも対処することができる。なお、このとき
のｇｍは接線の傾きであり、それぞれ、１５．３×１０
-6μＳ（マイクロ・ジーメンス）と３．８７×１０-6μ
Ｓである。
【００１６】
【発明の効果】本発明のＭＯＳＦＥＴは、ポリシリコン
ゲート電極の膜厚により半導体薄膜の仕事関数を制御す
るようにしたので、ポリシリコンゲート電極に注入する
不純物濃度が多少変化しても仕事関数が急激に変化せ
ず、再現性が良く、同一ウエハ内に製造する各半導体装
置のばらつきを小さく押さえることができ、常に所望の
仕事関数となるように制御して大量に製造することがで
きる。
ゲート電極の膜厚により半導体薄膜の仕事関数を制御す
るようにしたので、ポリシリコンゲート電極に注入する
不純物濃度が多少変化しても仕事関数が急激に変化せ
ず、再現性が良く、同一ウエハ内に製造する各半導体装
置のばらつきを小さく押さえることができ、常に所望の
仕事関数となるように制御して大量に製造することがで
きる。
【００１７】また、本発明のＭＯＳＦＥＴは、ポリシリ
コンゲート電極の厚さによりしきい値電圧を制御するよ
うにしたので、ポリシリコンゲート電極に注入する不純
物がゲート酸化膜を突抜けて基板内に注入されることを
防止することができるので、ＭＯＳＦＥＴの性能に影響
を及ぼすことはなくなる。
コンゲート電極の厚さによりしきい値電圧を制御するよ
うにしたので、ポリシリコンゲート電極に注入する不純
物がゲート酸化膜を突抜けて基板内に注入されることを
防止することができるので、ＭＯＳＦＥＴの性能に影響
を及ぼすことはなくなる。
【００１８】さらに、本発明は、余分な電源を必要とし
たり性能を落としたりせずに、ＳＯＩ−ＭＯＳＦＥＴの
しきい値電圧を制御することができるので、低消費電力
を実現するために電源電圧を下げたい場合に、本発明に
より、しきい値電圧を下げることができることができる
という効果がある。
たり性能を落としたりせずに、ＳＯＩ−ＭＯＳＦＥＴの
しきい値電圧を制御することができるので、低消費電力
を実現するために電源電圧を下げたい場合に、本発明に
より、しきい値電圧を下げることができることができる
という効果がある。
【図１】（Ａ），（Ｂ）はそれぞれ本発明の半導体装置
の一実施例であるｎ型ＭＯＳＦＥＴ及びｎ型ＳＯＩ−Ｍ
ＯＳＦＥＴを示す構成図である。
の一実施例であるｎ型ＭＯＳＦＥＴ及びｎ型ＳＯＩ−Ｍ
ＯＳＦＥＴを示す構成図である。
【図２】不純物の注入量としきい値電圧の関係を示すグ
ラフである。
ラフである。
【図３】不純物の注入量とｇｍの関係を示すグラフであ
る。
る。
【図４】（Ａ），（Ｂ）はそれぞれｎ型ＳＯＩ−ＭＯＳ
ＦＥＴ及びｐ型ＳＯＩ−ＭＯＳＦＥＴのゲート電圧−ド
レイン電流の関係を示すグラフである。
ＦＥＴ及びｐ型ＳＯＩ−ＭＯＳＦＥＴのゲート電圧−ド
レイン電流の関係を示すグラフである。
【図５】不純物の濃度プロファイルを示すグラフであ
る。
る。
１ シリコン基板 ２，１２ ソース領域 ３，１３ ドレイン領域 ４，１４ ゲート領域 ５，１５ ゲート酸化膜 ６，１６ ポリシリコンゲート電極 １１ ＳｉＯ2 基板 １７ Ｓｉ層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/78
Claims (2)
- 【請求項１】高濃度のドナーと高濃度のアクセプタとを
１×１０１６ｃｍ−２から１×１０１７ｃｍ−２の範囲
で略同量イオン注入してから熱処理したポリシリコン膜
のゲート電極を有し、 前記略同量注入する高濃度のドナーと高濃度のアクセプ
タの注入量が増加するにしたがってマイナス方向へ変化
し、所定電圧分だけ変化した後はプラスの方向に反転す
るしきい値電圧の変動特性を有し、かつ前記した注入量
の範囲では相互コンダクタンスが変化しないＭＯＳＦＥ
Ｔであって、 前記ポリシリコン膜のゲート電極の厚さを０．４μｍ以
上にして前記しきい値電圧の変動の範囲を１Ｖ以下とし
たことを特徴とするＭＯＳＦＥＴ。 - 【請求項２】請求項１記載のＭＯＳＦＥＴは、ＳＯＩ−
ＭＯＳＦＥＴであることを特徴とするＭＯＳＦＥＴ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4330035A JP2822365B2 (ja) | 1992-11-16 | 1992-11-16 | Ｍｏｓｆｅｔ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4330035A JP2822365B2 (ja) | 1992-11-16 | 1992-11-16 | Ｍｏｓｆｅｔ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163887A JPH06163887A (ja) | 1994-06-10 |
| JP2822365B2 true JP2822365B2 (ja) | 1998-11-11 |
Family
ID=18228047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4330035A Expired - Lifetime JP2822365B2 (ja) | 1992-11-16 | 1992-11-16 | Ｍｏｓｆｅｔ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2822365B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5165884A (en) * | 1974-12-04 | 1976-06-07 | Mitsubishi Electric Corp | Shirikongeeto mos gatatoranjisutanoseizohoho |
| JPS5277592A (en) * | 1975-12-24 | 1977-06-30 | Hitachi Ltd | Production of semiconductor device |
| JPH01214170A (ja) * | 1988-02-23 | 1989-08-28 | Mitsubishi Electric Corp | 絶縁ゲート型半導体装置の製造方法 |
| JPH01232765A (ja) * | 1988-03-12 | 1989-09-18 | Fujitsu Ltd | 絶縁ゲート電界効果トランジスタ |
| JPH0734475B2 (ja) * | 1989-03-10 | 1995-04-12 | 株式会社東芝 | 半導体装置 |
| JPH0582465A (ja) * | 1991-09-24 | 1993-04-02 | Victor Co Of Japan Ltd | 半導体装置およびｍｏｓ型ｆｅｔ |
-
1992
- 1992-11-16 JP JP4330035A patent/JP2822365B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06163887A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4242691A (en) | MOS Semiconductor device | |
| KR20020092414A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH03119732A (ja) | 半導体デバイスの動作寿命を増すための中性不純物 | |
| JPS63115378A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| US5661059A (en) | Boron penetration to suppress short channel effect in P-channel device | |
| JPH08288508A (ja) | エピタキシャルチャネルｍｏｓトランジスタ及びその製造方法 | |
| US4713329A (en) | Well mask for CMOS process | |
| JPH06268215A (ja) | Ｍｉｓ型半導体装置 | |
| KR100617894B1 (ko) | 모스 트랜지스터 및 그의 제조 방법 | |
| EP0308612A2 (en) | Field effect transistor and manufacturing method thereof | |
| JP2822365B2 (ja) | Ｍｏｓｆｅｔ | |
| KR930002511B1 (ko) | 반도체장치 | |
| JPH0571190B2 (ja) | ||
| JPH03119764A (ja) | 半導体装置 | |
| JPH0582465A (ja) | 半導体装置およびｍｏｓ型ｆｅｔ | |
| JP3730283B2 (ja) | 高耐圧半導体装置の製造方法 | |
| JP2005536048A (ja) | プログラム可能なしきい値電圧を有するｄｍｏｓ装置 | |
| US20040150014A1 (en) | MOS transistor and method of manufacture | |
| JP3271972B2 (ja) | フェルミしきい値電界効果トランジスタ | |
| JPH0521800A (ja) | Ｓｏｉｍｏｓｆｅｔ | |
| KR100319449B1 (ko) | 극소 채널 소자의 제조방법 | |
| JPH0234937A (ja) | 半導体装置の製造方法 | |
| KR890004425B1 (ko) | 채널 영역만을 고농도로 도우핑시킨 서브마이크론mosfet장치 및 그 제조방법 | |
| US7279734B2 (en) | MOS transistor | |
| JP2880885B2 (ja) | 半導体集積回路装置及びその製造方法 |