JPH01202851A - 半導体パツケージ - Google Patents

半導体パツケージ

Info

Publication number
JPH01202851A
JPH01202851A JP2691188A JP2691188A JPH01202851A JP H01202851 A JPH01202851 A JP H01202851A JP 2691188 A JP2691188 A JP 2691188A JP 2691188 A JP2691188 A JP 2691188A JP H01202851 A JPH01202851 A JP H01202851A
Authority
JP
Japan
Prior art keywords
leads
deformation
lead
package
shape memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2691188A
Other languages
English (en)
Inventor
Mitsuharu Ishibashi
光治 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2691188A priority Critical patent/JPH01202851A/ja
Publication of JPH01202851A publication Critical patent/JPH01202851A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H05K3/308Adaptations of leads

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は半導体パッケージのリード材質に関するもの
である。
〔従来の技術J 第1図及び第2は従来の半導体パッケージの2例につい
て正面図及び側面図を示し、第3図は第2図の半導体パ
ッケージの1部破砕の斜視図である。第3図においてパ
ッケージ(1)にはパラゲージ本体(2)の中央部にダ
イパッド(9)があり、ダイパッド(9)の中央にロー
材(6)により接着したチップ(5)と周囲のリード(
4)との間を配線(8)により接続する。
パッケージ′本体(2)の上にはパッケージフタ(3)
があり、その中央部には窓(10)がある。
リード(4)の材質として、鉄系、銅系、リン青銅系等
があった。
次に半導体パッケージの製造方法について説明する。
パラゲージ本体(2)にはリード(4)と低融点ガラス
(7)があり、リード(4)を低融点ガラスσ)で接着
する。
また、アセングリ途中の工程でパッケージフタ(3)が
接着され、外部との接触を遮断する。
〔発明が解決しようとする課題〕
従来の半導体パッケージは以上のように構成されている
ので、アセンブリ及びファイナpテスト作業中K、リー
ドの変形が発生する課題があった。
この発明は上記のような課題を解消するためになされた
もので、リードの材質に形状記憶合金を用い、アセンブ
リ及びファイナルテスト作業中に発生するリードの変形
を、形状記憶合金の性質を利用して、ファイナルテスト
の最後に所定の温度を加えることべよりリードの変形を
修正することができ、リードの変形の目視険査を省略す
ることを目的とする。
〔課題を解決するための手段〕
この発明に係る形状記憶合金はパッケージ本体(2)を
製作する工程で、リード(4)を成形した後所定の温度
で形状を記憶させ、以降の各工程でリード(4)が変形
しても、最終工程で上記温度に加熱すると元の形状に戻
る性質を利用したものである。
〔・作用j この発明におけるパッケージ本体(2)のリード(4)
は、形状記憶合金を使用したものである。
〔実施例」 以下この発明の一実施例を図について説明する。
第1図ないし第3図は従来例と同等であるので、図にお
ける(1)〜(10)の説明を省略する。リード(4)
の材質として形状記憶合金(チタン、ニッケル合金)を
用いる。
次に作用について説明するが、先ず製造工程を第4図に
示すフローチャートにより説明する。図中のa〜1は各
工程に付した記号である。パッケージ本体(2)の!!
!i!作工程中に第1図〜第3図の如く必要形状にリー
ド(4)を成形し伝)次にリード形状記憶熱処理を実施
する。(b) 以降アセンブリ6m) 、ファイナルテストω)の70
−で流れるがこれらの工程でリード(4)の変形が発生
しやすいためにファイナルテスト3(j)後にリード形
状記憶熱処理(k)を実施する◎ 上記製造工程中のリード形状記憶熱処理Oc)を行うこ
とにより、リード(4)はパッケージ本体製作工程(a
)で仕上げたリード形状に戻る。
なお、リード(4)の形状記憶熱処理は、リード(4)
の変形しやすいリード材質においてはアセンプ!J G
n)完了後にリード形状記憶熱処理を入れるとより効果
的である。
上記実施例では、EPROM用パッケージを中心に説明
したが、プラスチックパッケージ用jJ−ドフレーム及
びトランジスタリード等、他の半導体材料にも応用でき
る。
また、リードの形状記憶合金においては、ダイボンド、
ワイヤボンド等の作業をしやすくするために合金層の上
部に銀又は金等のメツキを施す(2層以上)こともでき
る。
〔発明の効果J 以上のように、この発明によればリードに形状記憶合金
を使用するととによって、従来、リードの変形は肉眼及
びカメラで検知していたのか熱処理のみでリードの変形
を修正するたとが可能なため、リードの変形目視検査を
省略することができ、安価で精度の高い半導体パッケー
ジが得られる効果がある。
【図面の簡単な説明】
第1図及び第2図は、この発明及び従来の半導体パッケ
ージの2例についての正面図及び側面図、第3図は第2
図に示す半導体パッケージの1部破砕の斜視図、第4図
はこの発明による半導体パッケージの製造工程を示すフ
ローチャートである。 図において(1)はパッケージ、(2)はパッケージ本
体、(3)はパッケージフタ、(4)はリード、(5)
はチップ、(6)はロー材、(7)は低融点ガラス、(
8)は配線、(9)はダイパッド、(1G)は窓である
。 なお、図中、同一符号は同一、又は相当部分を示す。 第1図 5 チップ       10  悪 第2図 第3図

Claims (1)

    【特許請求の範囲】
  1.  パッケージリードの材質を形状記憶合金としたことを
    特徴とする半導体装置パッケージ。
JP2691188A 1988-02-08 1988-02-08 半導体パツケージ Pending JPH01202851A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2691188A JPH01202851A (ja) 1988-02-08 1988-02-08 半導体パツケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2691188A JPH01202851A (ja) 1988-02-08 1988-02-08 半導体パツケージ

Publications (1)

Publication Number Publication Date
JPH01202851A true JPH01202851A (ja) 1989-08-15

Family

ID=12206399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2691188A Pending JPH01202851A (ja) 1988-02-08 1988-02-08 半導体パツケージ

Country Status (1)

Country Link
JP (1) JPH01202851A (ja)

Similar Documents

Publication Publication Date Title
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP2000188353A (ja) ボールグリッドアレイ型半導体装置及びその製造方法
JPH041503B2 (ja)
JPS60208847A (ja) 表面実装型icに内在する水分の排出方法
JPH01202851A (ja) 半導体パツケージ
JPH038113B2 (ja)
JPS60189940A (ja) 樹脂封止型半導体装置の製法
JP2634249B2 (ja) 半導体集積回路モジュール
JPS6156623B2 (ja)
JPH05326781A (ja) リードフレーム及びそれを用いた半導体装置
JPH0290558A (ja) リードフレーム
JPH03152965A (ja) リードフレーム及び半導体装置の製造方法
JP3249990B2 (ja) 半導体装置の製造方法
JPH06163786A (ja) リードフレーム
JP2723855B2 (ja) 樹脂封止型半導体装置の製造方法
KR930008864B1 (ko) 반도체 패키지 및 그 제조방법
JPS61231735A (ja) 半導体装置の製造方法
JPH09246451A (ja) リードフレームおよびそれを用いた半導体装置
JPS5885543A (ja) 半導体装置の製造方法
JPH01106453A (ja) リードフレームの製造方法
JPH05144989A (ja) リードフレームの製造方法とそれを用いた半導体素子の接合方法
JPH02125629A (ja) 半導体装置
JPH04254357A (ja) 紫外線消去型メモリ集積回路
JPH06244335A (ja) 樹脂封止型半導体装置
JPH06132464A (ja) 半導体集積回路の組立方法