JPH02125629A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02125629A
JPH02125629A JP27976488A JP27976488A JPH02125629A JP H02125629 A JPH02125629 A JP H02125629A JP 27976488 A JP27976488 A JP 27976488A JP 27976488 A JP27976488 A JP 27976488A JP H02125629 A JPH02125629 A JP H02125629A
Authority
JP
Japan
Prior art keywords
thermoplastic resin
insulating substrate
outer lead
lead
resin insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27976488A
Other languages
English (en)
Other versions
JPH06101488B2 (ja
Inventor
Takayuki Uno
宇野 隆行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27976488A priority Critical patent/JPH06101488B2/ja
Publication of JPH02125629A publication Critical patent/JPH02125629A/ja
Publication of JPH06101488B2 publication Critical patent/JPH06101488B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に樹脂封止型半導体装置
に関する。
〔従来の技術〕
従来、樹脂封止型半導体装置は第4図に示すように、鉄
系又は銅系の合金から成るリードフレーム31に、半導
体素子12を銀ペースト等のろう材により固着し、次い
で、金等のボンディングワイヤー13により半導体素子
12の電極端子とリードフレーム31とを電気的に接続
した後、モールド樹脂14により封止し、外部のリード
を加工成形して製造されていた。
〔発明が解決しようとする課題〕
上述した従来の樹脂封止型半導体装置は、金属板をプレ
ス方式やエツチング方式で加工したリードフレームを用
いているため、リード数が増えて微細な加工を行なった
場合に、内部又は外部のリードが変形しやすくなるとい
う欠点がある。リードの変形は、組立歩留の低下やプリ
ント基板へ実装する際の半田付不良を生じやすく、超多
ピンタイプの樹脂封止型半導体装置を開発する上で大き
な支障をきたすという欠点がある。
本発明の目的は、外部リードの変形がなく、組立歩留が
高く、プリント基板へ実装する際の半田付不良がなく、
超多ビン化へ対応できる樹脂封止型半導体装置を提供す
ることにある。
〔課題を解決するための手段〕
本発明は、複数の内部リードと外部リードとを有する樹
脂封止型半導体装置において、熱可塑性樹脂絶縁基板上
に金属薄膜のリードパターンを形成し、前記熱可塑性樹
脂絶縁基板上に半導体素子を載置し、前記金属薄膜のリ
ードと前記半導体素子の電極端子とが結線されている。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の第1の実施例の断面図、第2図は第1
の実施例の製造工程途中のモールド樹脂封止後の平面図
である。
第2図において、熱可塑性樹脂絶縁基板ll上には金属
配線層15のパターンが形成されており、半導体素子1
2と外部との電気的接続をとる役目を果たす。外部リー
ド部の加工は熱可塑性樹脂を用いているため、軟化する
程度に加熱して曲げ加工をすれば容易に形状を変えるこ
とができ、第1図の如き形状を得ることができる。また
、外部リード部は一体構造となっている次め、変形の心
配もなく、プリント基板への半田付けの歩留を飛躍的に
向上させることができる。
ここで熱可塑性樹脂絶縁基板11の材質としてはガラス
繊維等で強化したPPS (ポリフェニレンサルファイ
ド)樹月旨やPET(ポリエチレンテレフタレート樹脂
等が適しているが限定されるものではない。捷た金属配
線層15は、銅等の金属をうずネート又はめっき等によ
シ熱可塑性樹脂絶縁基板ll上に形成する。その厚さは
数十μmで充分である。その後、ホトエ、テング法等に
よりパターンを形成すればよく薄膜である九め微細加工
が容易であることから、超多ピンパッケージ用として適
している。なお、ボンディングを行なうために1予め金
や鎖環の部分めっき層を金属配線層15上に設けておく
とよい。
第3図は本発明の第2の実施例の断面図である。
第2の実施例では、熱可塑性樹脂絶縁基板21にスルー
ホール部26を設け、金属配線層25を表面から裏面側
に移行させている。従って、本方式を用いれば熱可塑性
樹脂絶縁基板21の表裏両面に金属配線層25を形成す
ることが可能となり、より多ビンのパッケージを製作す
るのに有利となる。
〔発明の効果〕
以上説明したように本発明は、熱可塑性樹脂絶縁基板上
に金属配線層を設け、樹脂封止部の内部及び外部のリー
ドとすることで、微細配線加工が容易となシ、超多ピン
化への対応がとれる効果がある。
また、熱可塑性樹脂絶縁基板及びその上に形成された金
属配線層を加熱加工により一体成形し、外部リードとす
ることで、リードの変形を皆無にでき、半田付の歩留を
飛躍的に高められる効果も有する。
【図面の簡単な説明】
第1図は本発明の第1の実施例の断面図、第2図は第1
の実施例の製造工程途中のモールド樹脂封止後の平面図
、第3図は本発明の第2の実施例の断面図、第4図は従
来の半導体装置の一例の断面図である。 11.21・・・・・・熱可塑性樹脂絶縁基板、12・
・・・・・半導体素子、13・・・甲ボンディングワイ
ヤー14・・・・・・モールド樹脂、15.25・・・
・・・金属配線層、26°゛°°゛スル一ホール部、3
1・・・・・・リードフレーム。 矛 l ■ 茅 図 茅 圀 茅 苧 図

Claims (1)

    【特許請求の範囲】
  1. 複数の内部リードと外部リードとを有する樹脂封止型半
    導体装置において、熱可塑性樹脂絶縁基板上に金属薄膜
    のリードパターンを形成し、前記熱可塑性樹脂絶縁基板
    上に半導体素子を載置し、前記金属薄膜のリードと前記
    半導体素子の電極端子とを結線したことを特徴とする半
    導体装置。
JP27976488A 1988-11-04 1988-11-04 半導体装置 Expired - Fee Related JPH06101488B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27976488A JPH06101488B2 (ja) 1988-11-04 1988-11-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27976488A JPH06101488B2 (ja) 1988-11-04 1988-11-04 半導体装置

Publications (2)

Publication Number Publication Date
JPH02125629A true JPH02125629A (ja) 1990-05-14
JPH06101488B2 JPH06101488B2 (ja) 1994-12-12

Family

ID=17615578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27976488A Expired - Fee Related JPH06101488B2 (ja) 1988-11-04 1988-11-04 半導体装置

Country Status (1)

Country Link
JP (1) JPH06101488B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412157A (en) * 1992-07-17 1995-05-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412157A (en) * 1992-07-17 1995-05-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Also Published As

Publication number Publication date
JPH06101488B2 (ja) 1994-12-12

Similar Documents

Publication Publication Date Title
US4381602A (en) Method of mounting an I.C. chip on a substrate
JP2929273B2 (ja) ボールグリッドアレイ半導体パッケージ用ユニットpcbキャリヤフレーム及びこれを用いるボールグリッドアレイ半導体パッケージの製造方法
US5034350A (en) Semiconductor device package with dies mounted on both sides of the central pad of a metal frame
JP2000188353A (ja) ボールグリッドアレイ型半導体装置及びその製造方法
US5541447A (en) Lead frame
JPH09252014A (ja) 半導体素子の製造方法
US4919857A (en) Method of molding a pin holder on a lead frame
JPH03108745A (ja) 半導体装置
JPH01196153A (ja) 樹脂封止半導体装置
JPH02125629A (ja) 半導体装置
JPH04120765A (ja) 半導体装置とその製造方法
JPH088385A (ja) 樹脂封止型半導体装置
JP2000114295A (ja) 半導体装置の製造方法
JPH02126685A (ja) 固体イメージセンサー
JPS6389313A (ja) 電子部品の金型樹脂成形法
JP3103281B2 (ja) 樹脂封止型半導体装置
TWI294680B (ja)
JP3340455B2 (ja) Oリングパッケージ
JPH07307408A (ja) Icパッケージおよびその組立方法
JP2002164497A (ja) 半導体装置およびその製造方法
KR20220062891A (ko) 인쇄 회로 기판 및 그 인쇄 회로 기판의 제조 방법
JPH0547985A (ja) 半導体装置の製造方法
JP2000236033A (ja) 半導体装置並びにその製造方法
JPH0194643A (ja) 薄型構造の半導体装置の製造方法
JPH02270340A (ja) 半導体装置の接合方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees