JPH06132464A - 半導体集積回路の組立方法 - Google Patents
半導体集積回路の組立方法Info
- Publication number
- JPH06132464A JPH06132464A JP4301595A JP30159592A JPH06132464A JP H06132464 A JPH06132464 A JP H06132464A JP 4301595 A JP4301595 A JP 4301595A JP 30159592 A JP30159592 A JP 30159592A JP H06132464 A JPH06132464 A JP H06132464A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- lead
- terminals
- semiconductor integrated
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 集積度などの増加に伴い半導体集積回路の外
部端子数が増加し端子の機械的強度が低下しても、その
集積回路の組立段階において、それら外部端子を不用意
に変形させることなく、組立製品の検査工程に確実に供
することができる半導体集積回路の組立方法を提供す
る。 【構成】 リードフレーム１上に半導体チップ２を搭載
した後に、そのリードフレーム１に形成されている複数
のリード端子４と半導体チップ２の接続端子部６とを接
続し、次いで半導体チップ２を封止部材によりパッケー
ジした後、仕上げ工程を経て半導体集積回路を組み立て
るに際し、そのパッケージ工程時に、リードフレーム１
のリード端子４どうしを一時的に電気絶縁性材料８によ
り互いに連結させて保持せしめる組立方法である。
部端子数が増加し端子の機械的強度が低下しても、その
集積回路の組立段階において、それら外部端子を不用意
に変形させることなく、組立製品の検査工程に確実に供
することができる半導体集積回路の組立方法を提供す
る。 【構成】 リードフレーム１上に半導体チップ２を搭載
した後に、そのリードフレーム１に形成されている複数
のリード端子４と半導体チップ２の接続端子部６とを接
続し、次いで半導体チップ２を封止部材によりパッケー
ジした後、仕上げ工程を経て半導体集積回路を組み立て
るに際し、そのパッケージ工程時に、リードフレーム１
のリード端子４どうしを一時的に電気絶縁性材料８によ
り互いに連結させて保持せしめる組立方法である。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の組立
方法に係り、特に、組立時における半導体集積回路製品
の電気的検査作業に対して有益な半導体集積回路の組立
方法に関する。
方法に係り、特に、組立時における半導体集積回路製品
の電気的検査作業に対して有益な半導体集積回路の組立
方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路（ＩＣ）は、ユー
ザーの多岐にわたる様々な要求により、高密度化とそれ
に伴う回路の微細化の傾向が強くなっている。しかも、
この傾向は、近年増加するユーザー専用に開発されるＩ
Ｃ（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆ
ｉｃ ＩＣ）の動向により、さらに高まりつつある。こ
れに伴い、半導体集積回路において入／出力信号ピンと
して使用される外部端子の数も急激に増加しつつある。
そのため、半導体集積回路の設計・組立に当たっては、
その要求される数多い外部端子を整然と配列させるた
め、外部端子の配列間隔をできる限り狭くする工夫がな
されている。そして、その端子間隔の減少に伴って端子
それ自体も徐々に細くなり機械的強度も低下してしまう
ため、結果的に、図８に示すように半導体集積回路ａに
おける外部端子ｂは変形し易くなる（図中ｃで示す部
分）。このような外部端子の変形は、半導体集積回路の
組立段階で行われる電気的検査において、測定装置の測
定用端子に外部端子をすべて接触させる際に大きな支障
となるため、その検査作業が困難になるばかりか、その
検査自体に対する信頼度の低下につながるという問題を
招くものであった。
ザーの多岐にわたる様々な要求により、高密度化とそれ
に伴う回路の微細化の傾向が強くなっている。しかも、
この傾向は、近年増加するユーザー専用に開発されるＩ
Ｃ（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆ
ｉｃ ＩＣ）の動向により、さらに高まりつつある。こ
れに伴い、半導体集積回路において入／出力信号ピンと
して使用される外部端子の数も急激に増加しつつある。
そのため、半導体集積回路の設計・組立に当たっては、
その要求される数多い外部端子を整然と配列させるた
め、外部端子の配列間隔をできる限り狭くする工夫がな
されている。そして、その端子間隔の減少に伴って端子
それ自体も徐々に細くなり機械的強度も低下してしまう
ため、結果的に、図８に示すように半導体集積回路ａに
おける外部端子ｂは変形し易くなる（図中ｃで示す部
分）。このような外部端子の変形は、半導体集積回路の
組立段階で行われる電気的検査において、測定装置の測
定用端子に外部端子をすべて接触させる際に大きな支障
となるため、その検査作業が困難になるばかりか、その
検査自体に対する信頼度の低下につながるという問題を
招くものであった。
【０００３】
【発明が解決しようとする課題】本発明はこのような従
来技術の問題点に鑑みなされたもので、その目的は、集
積度などの増加に伴い半導体集積回路の外部端子数が増
加し端子の機械的強度が低下しても、その集積回路の組
立段階において、それら外部端子を不用意に変形させる
ことなく、組立製品の検査工程に確実に供することがで
きる半導体集積回路の組立方法を提供するにある。
来技術の問題点に鑑みなされたもので、その目的は、集
積度などの増加に伴い半導体集積回路の外部端子数が増
加し端子の機械的強度が低下しても、その集積回路の組
立段階において、それら外部端子を不用意に変形させる
ことなく、組立製品の検査工程に確実に供することがで
きる半導体集積回路の組立方法を提供するにある。
【０００４】
【課題を解決するための手段】すなわち、本発明の半導
体集積回路の組立方法は、リードフレーム上に半導体チ
ップを搭載した後に、そのリードフレームに形成されて
いる複数のリード端子と半導体チップの接続端子部とを
接続し、次いで半導体チップを封止部材によりパッケー
ジした後、仕上げ工程を経て半導体集積回路を組み立て
るに際し、そのパッケージ工程時に、リードフレームの
リード端子どうしを一時的に電気絶縁性材料により互い
に連結させて保持せしめることを特徴するものである。
体集積回路の組立方法は、リードフレーム上に半導体チ
ップを搭載した後に、そのリードフレームに形成されて
いる複数のリード端子と半導体チップの接続端子部とを
接続し、次いで半導体チップを封止部材によりパッケー
ジした後、仕上げ工程を経て半導体集積回路を組み立て
るに際し、そのパッケージ工程時に、リードフレームの
リード端子どうしを一時的に電気絶縁性材料により互い
に連結させて保持せしめることを特徴するものである。
【０００５】上記の技術的手段において、電気絶縁性材
料は、リードフレームにおけるリード端子の少なくとも
一部（通常はその先端部付近）を互いに連結させて保持
するように設けられ、しかる後、リードフレームのリー
ド端子連接部が除去される。この電気絶縁性材料による
リード端子の連結処理は、少なくとも半導体集積回路組
立時に行う電気的検査に先だって施しておけばよく、従
って、半導体チップのパッケージ工程と同時か或いはそ
のパッケージ工程終了後に行う。そして、この絶縁性材
料によるリード端子の連結は、その端子の片面側のみを
被覆するようにして行っても或いは両面を被覆するよう
にして行ってもよい。
料は、リードフレームにおけるリード端子の少なくとも
一部（通常はその先端部付近）を互いに連結させて保持
するように設けられ、しかる後、リードフレームのリー
ド端子連接部が除去される。この電気絶縁性材料による
リード端子の連結処理は、少なくとも半導体集積回路組
立時に行う電気的検査に先だって施しておけばよく、従
って、半導体チップのパッケージ工程と同時か或いはそ
のパッケージ工程終了後に行う。そして、この絶縁性材
料によるリード端子の連結は、その端子の片面側のみを
被覆するようにして行っても或いは両面を被覆するよう
にして行ってもよい。
【０００６】この電気絶縁性材料としては、リード端子
どうしを容易且つ確実に被覆連結して固定することがで
き、しかも、検査終了後に容易に除去し得る材質のもの
であれば特に限定されない。具体的には、例えば、耐熱
テープ、合成樹脂等が使用される。また、封止部材と同
じ材料を使用することも可能であり、その場合には、リ
ード端子の連結保持作業を半導体チップのパッケージン
グと同時に行うことができる。
どうしを容易且つ確実に被覆連結して固定することがで
き、しかも、検査終了後に容易に除去し得る材質のもの
であれば特に限定されない。具体的には、例えば、耐熱
テープ、合成樹脂等が使用される。また、封止部材と同
じ材料を使用することも可能であり、その場合には、リ
ード端子の連結保持作業を半導体チップのパッケージン
グと同時に行うことができる。
【０００７】上記のリード端子連結処理は、トランスフ
ァ封止手段などによって行うことができる。この際、電
気絶縁性材料はリード端子部以外にも、リードフレーム
に搭載する半導体チップを被覆するように設けてもよ
い。そして、リード端子の連結処理に施した電気絶縁性
材料は、半導体集積回路の組立製品の検査終了後に除去
される。その除去は、リードフレームから連結処理部分
をプレス打抜き等により切除する方法によって行われ
る。
ァ封止手段などによって行うことができる。この際、電
気絶縁性材料はリード端子部以外にも、リードフレーム
に搭載する半導体チップを被覆するように設けてもよ
い。そして、リード端子の連結処理に施した電気絶縁性
材料は、半導体集積回路の組立製品の検査終了後に除去
される。その除去は、リードフレームから連結処理部分
をプレス打抜き等により切除する方法によって行われ
る。
【０００８】また、上記の技術的手段において、リード
フレームや半導体チップは特に限定されるものではな
い。例えば、リードフレームは、金属材料を用いて、半
導体チップを搭載させるべくマウント部とその半導体チ
ップに接続させるリード端子とをパターン形成したもの
である。また、半導体素子の封止部材としては、公知の
プラスチック材料に限らず、セラミック材料などを適宜
選択して使用することができる。そして、そのパケージ
形態についても、外部端子を形成するタイプのものであ
れば特に限定されない。
フレームや半導体チップは特に限定されるものではな
い。例えば、リードフレームは、金属材料を用いて、半
導体チップを搭載させるべくマウント部とその半導体チ
ップに接続させるリード端子とをパターン形成したもの
である。また、半導体素子の封止部材としては、公知の
プラスチック材料に限らず、セラミック材料などを適宜
選択して使用することができる。そして、そのパケージ
形態についても、外部端子を形成するタイプのものであ
れば特に限定されない。
【０００９】
【作用】本発明によれば、リードフレームにおける多数
のリード端子どうしが電気絶縁材料により互いに連結さ
れて保持されるため、半導体集積回路における外部端子
の不用意な変形が防止される。この状態で、その半導体
集積回路組立製品の検査を行えば、従来に比べ、検査測
定がスムーズに行えると共に測定不良の発生が減少す
る。なお、リード端子を一時的に連結保持させる観点か
らすれば、リード端子を予め電気絶縁性材料により連結
保持せしめたリードフレームを本組立方法に適用するこ
とも可能である。
のリード端子どうしが電気絶縁材料により互いに連結さ
れて保持されるため、半導体集積回路における外部端子
の不用意な変形が防止される。この状態で、その半導体
集積回路組立製品の検査を行えば、従来に比べ、検査測
定がスムーズに行えると共に測定不良の発生が減少す
る。なお、リード端子を一時的に連結保持させる観点か
らすれば、リード端子を予め電気絶縁性材料により連結
保持せしめたリードフレームを本組立方法に適用するこ
とも可能である。
【００１０】
【実施例】以下、実施例を挙げて本発明についてさらに
詳細に説明する。 実施例１ 図１〜図５は、本実施例に係る各組立工程を示す平面図
である。図１は、本実施例の組立方法に使用するリード
フレーム１を示し、このリードフレーム１は半導体チッ
プ２をマウントさせるためのマウント部３と複数のリー
ド端子４とから構成されている。図中、５はリード端子
４の連接部である。まず、このリードフレーム１に、図
２に示すように半導体チップであるシリコンチップ２を
適宜接着手段を介してマウントさせ、次いで、シリコン
チップ２の所望のボンディングパッド（接続端子部）６
とリード端子４の内側端部とを金（Ａｕ）やアルミニウ
ム（Ａｌ）等のワイヤー７により接続する。
詳細に説明する。 実施例１ 図１〜図５は、本実施例に係る各組立工程を示す平面図
である。図１は、本実施例の組立方法に使用するリード
フレーム１を示し、このリードフレーム１は半導体チッ
プ２をマウントさせるためのマウント部３と複数のリー
ド端子４とから構成されている。図中、５はリード端子
４の連接部である。まず、このリードフレーム１に、図
２に示すように半導体チップであるシリコンチップ２を
適宜接着手段を介してマウントさせ、次いで、シリコン
チップ２の所望のボンディングパッド（接続端子部）６
とリード端子４の内側端部とを金（Ａｕ）やアルミニウ
ム（Ａｌ）等のワイヤー７により接続する。
【００１１】しかる後、封止部材と同じ絶縁性プラスチ
ック材料（エポキシ樹脂）からなる絶縁性材料８を用
い、射出成形により、図３に示すようにリード端子４の
先端部の一部が露出するようにリードフレーム１の連接
部５の内側であるリード端子４先端部領域と半導体チッ
プ２全域を被覆する。図中９は、絶縁性材料８による被
覆領域どうしを連接させる連接部であるが、この連接部
９は必ずしも設ける必要はない。この絶縁性材料８によ
る被覆終了後、リードフレーム１の連接部５を切除し、
リード端子４を電気的に個々に独立させる（図４）。但
し、リード端子４どうしは互いに絶縁性材料８にて連結
保持されていると共に各リード端子の先端部の一部が絶
縁性材料８の外縁より突出して露出している。
ック材料（エポキシ樹脂）からなる絶縁性材料８を用
い、射出成形により、図３に示すようにリード端子４の
先端部の一部が露出するようにリードフレーム１の連接
部５の内側であるリード端子４先端部領域と半導体チッ
プ２全域を被覆する。図中９は、絶縁性材料８による被
覆領域どうしを連接させる連接部であるが、この連接部
９は必ずしも設ける必要はない。この絶縁性材料８によ
る被覆終了後、リードフレーム１の連接部５を切除し、
リード端子４を電気的に個々に独立させる（図４）。但
し、リード端子４どうしは互いに絶縁性材料８にて連結
保持されていると共に各リード端子の先端部の一部が絶
縁性材料８の外縁より突出して露出している。
【００１２】次いで、この状態のままで、各端子４を測
定機器の測定用端子にセットすることにより、従来通り
に半導体集積回路製品の検査測定を行う。この際、リー
ド端子（外部端子）４がいずれも互いに電気的に絶縁さ
れた材料８によって連結保持されているため、リード端
子４は不用意に変形することがない。そのため、検査測
定がスムーズ且つ確実に行われ、リード端子４の変形に
よる測定不良の発生が減少される。
定機器の測定用端子にセットすることにより、従来通り
に半導体集積回路製品の検査測定を行う。この際、リー
ド端子（外部端子）４がいずれも互いに電気的に絶縁さ
れた材料８によって連結保持されているため、リード端
子４は不用意に変形することがない。そのため、検査測
定がスムーズ且つ確実に行われ、リード端子４の変形に
よる測定不良の発生が減少される。
【００１３】検査終了後、リード端子４を連結保持して
いる絶縁性材料８をプレス打抜き切断により切除し（図
５）、次いで、仕上げ工程としての、リード端子４を所
定長さにするための切断加工、折り曲げ加工等を施す。
以上の各工程により、図５に例示されるような半導体集
積回路製品１０が組立完成される。なお、この実施例で
は、絶縁性材料８として封止部材と同じプラスチック材
料を使用したため、半導体チップ２を被覆した絶縁性材
料８ａ部分は除去することなく、チップ２のパッケージ
としてそのまま利用できる。
いる絶縁性材料８をプレス打抜き切断により切除し（図
５）、次いで、仕上げ工程としての、リード端子４を所
定長さにするための切断加工、折り曲げ加工等を施す。
以上の各工程により、図５に例示されるような半導体集
積回路製品１０が組立完成される。なお、この実施例で
は、絶縁性材料８として封止部材と同じプラスチック材
料を使用したため、半導体チップ２を被覆した絶縁性材
料８ａ部分は除去することなく、チップ２のパッケージ
としてそのまま利用できる。
【００１４】実施例２ 本実施例は、セラミック型パッケージを採用した場合の
例を挙げる。上記の実施例１では、プラスチック型パッ
ケージによる組立方法について例示したが、本発明はセ
ラミック型パッケージに対しても有効である。図６は、
実施例１と同じ手法により、リードフレーム１に半導体
チップを搭載してワイヤーボンディング処理を施した
後、封止部材１１であるセラミック材料により常法にて
半導体チップを封止した後における通常のセラミック型
パッケージの一例を示すものである。このように半導体
チップがセラミック封止部材１１によって封止されるセ
ラミック型パッケージの場合においても、リードフレー
ム１のリード端子４は当初は連接部５によって連結され
ているが、検査時には連接部５が切除されるため、独立
した各リード端子４は機械的強度が低下して変形し易く
なり、そのため、端子変形による測定不良が発生してし
まう。
例を挙げる。上記の実施例１では、プラスチック型パッ
ケージによる組立方法について例示したが、本発明はセ
ラミック型パッケージに対しても有効である。図６は、
実施例１と同じ手法により、リードフレーム１に半導体
チップを搭載してワイヤーボンディング処理を施した
後、封止部材１１であるセラミック材料により常法にて
半導体チップを封止した後における通常のセラミック型
パッケージの一例を示すものである。このように半導体
チップがセラミック封止部材１１によって封止されるセ
ラミック型パッケージの場合においても、リードフレー
ム１のリード端子４は当初は連接部５によって連結され
ているが、検査時には連接部５が切除されるため、独立
した各リード端子４は機械的強度が低下して変形し易く
なり、そのため、端子変形による測定不良が発生してし
まう。
【００１５】そこで、図７に示すように本発明方法によ
る電気絶縁性材料８により、すべてのリード端子４を互
いに連結して保持する。この絶縁性材料８の形成は、セ
ラミックパッケージ工程終了後において、実施例１と同
じ手法にて行うことができる。なお、絶縁材料８により
被覆されたリードフレーム１の連接部５は、その材料と
共に除去される。これにより、リード端子４は電気的に
絶縁された絶縁性材料８によって連結保持されているの
で、むやみに折れ曲がることはなく、従来のように端子
自身の変形による検査時の測定不良も減少する。そし
て、この検査終了後は、リード端子４を連結している絶
縁性材料８が除去され、所定の仕上げ工程を経ることに
より、その半導体集積回路製品（不図示）が得られる。
る電気絶縁性材料８により、すべてのリード端子４を互
いに連結して保持する。この絶縁性材料８の形成は、セ
ラミックパッケージ工程終了後において、実施例１と同
じ手法にて行うことができる。なお、絶縁材料８により
被覆されたリードフレーム１の連接部５は、その材料と
共に除去される。これにより、リード端子４は電気的に
絶縁された絶縁性材料８によって連結保持されているの
で、むやみに折れ曲がることはなく、従来のように端子
自身の変形による検査時の測定不良も減少する。そし
て、この検査終了後は、リード端子４を連結している絶
縁性材料８が除去され、所定の仕上げ工程を経ることに
より、その半導体集積回路製品（不図示）が得られる。
【００１６】
【発明の効果】本発明によれば、組立工程時において、
リードフレームの多数のリード端子が電気絶縁性材料に
よって一時的に連結保持されるため、半導体集積回路の
外部端子数の増加に伴って深刻な問題となる端子自身の
変形による検査測定不良を減少させることが可能にな
り、従って、検査信頼度が高い半導体集積回路製品の組
立生産を行うことができる。
リードフレームの多数のリード端子が電気絶縁性材料に
よって一時的に連結保持されるため、半導体集積回路の
外部端子数の増加に伴って深刻な問題となる端子自身の
変形による検査測定不良を減少させることが可能にな
り、従って、検査信頼度が高い半導体集積回路製品の組
立生産を行うことができる。
【図１】 実施例１で使用するリードフレームを示す平
面図である。
面図である。
【図２】 半導体チップのマウント工程とワイヤーボン
ディング工程を示す一部拡大平面図である。
ディング工程を示す一部拡大平面図である。
【図３】 電気絶縁性材料による被覆工程及びパケージ
工程を示す一部拡大平面図である。
工程を示す一部拡大平面図である。
【図４】 電気絶縁性材料によりリード端子が連結保持
されている状態を示す一部拡大平面図である。
されている状態を示す一部拡大平面図である。
【図５】 リード端子を連結保持する電気絶縁性材料を
除去した後の半導体集積回路製品を示す一部拡大平面図
である。
除去した後の半導体集積回路製品を示す一部拡大平面図
である。
【図６】 実施例２に係るセラミック型パッケージ工程
終了後の組立製品を示す平面図である。
終了後の組立製品を示す平面図である。
【図７】 実施例２において電気絶縁性材料によりリー
ド端子が連結保持されている状態を示す平面図である。
ド端子が連結保持されている状態を示す平面図である。
【図８】 従来の半導体集積回路における外部端子の変
形の様子を示す平面図である。
形の様子を示す平面図である。
１…リードフレーム、２…半導体チップ、４…リード端
子、６…接続端子部、８…電気絶縁性材料、１０…半導
体集積回路。
子、６…接続端子部、８…電気絶縁性材料、１０…半導
体集積回路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/28 Ａ 8617−4Ｍ
Claims (1)
- 【請求項１】 リードフレーム上に半導体チップを搭載
した後に、そのリードフレームに形成されている複数の
リード端子と半導体チップの接続端子部とを接続し、次
いで半導体チップを封止部材によりパッケージした後、
仕上げ工程を経て半導体集積回路を組み立てるに際し、
そのパッケージ工程時に、リードフレームのリード端子
どうしを一時的に電気絶縁性材料により互いに連結させ
て保持せしめることを特徴とする半導体集積回路の組立
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4301595A JPH06132464A (ja) | 1992-10-15 | 1992-10-15 | 半導体集積回路の組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4301595A JPH06132464A (ja) | 1992-10-15 | 1992-10-15 | 半導体集積回路の組立方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132464A true JPH06132464A (ja) | 1994-05-13 |
Family
ID=17898843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4301595A Pending JPH06132464A (ja) | 1992-10-15 | 1992-10-15 | 半導体集積回路の組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06132464A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6836004B2 (en) | 2002-07-26 | 2004-12-28 | Renesas Technology Corp. | Lead frame, and method for manufacturing semiconductor device and method for inspecting electrical properties of small device using the lead frame |
-
1992
- 1992-10-15 JP JP4301595A patent/JPH06132464A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6836004B2 (en) | 2002-07-26 | 2004-12-28 | Renesas Technology Corp. | Lead frame, and method for manufacturing semiconductor device and method for inspecting electrical properties of small device using the lead frame |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5804469A (en) | Semiconductor device and method for producing a semiconductor device | |
| US6084292A (en) | Lead frame and semiconductor device using the lead frame | |
| JPH041503B2 (ja) | ||
| JP2682936B2 (ja) | 半導体装置 | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| US7151013B2 (en) | Semiconductor package having exposed heat dissipating surface and method of fabrication | |
| US5304738A (en) | System for protecting leads of a semiconductor chip package during testing, burn-in and handling | |
| US5361970A (en) | Method of producing a semiconductor integrated circuit device having terminal members provided between semiconductor element and leads | |
| JPH06132464A (ja) | 半導体集積回路の組立方法 | |
| JP2933105B2 (ja) | 半導体装置 | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| JPH05243455A (ja) | 半導体装置及びその製造方法 | |
| JPS63310151A (ja) | 集積回路電子部品のチップの支持パッド | |
| JPH05211280A (ja) | 混成集積回路装置 | |
| JPH046859A (ja) | 樹脂封止型半導体装置 | |
| JP2834192B2 (ja) | 樹脂封止半導体装置 | |
| JP3383475B2 (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| JPH05102384A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2504194B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2786047B2 (ja) | 樹脂封止型半導体装置 | |
| KR200141173Y1 (ko) | 리드돌출형 반도체 패키지 | |
| JP2954561B2 (ja) | リードフレーム、リードフレームを用いた樹脂封止半導体装置の成形金型、リードフレームを用いた樹脂封止半導体装置および樹脂封止半導体装置の製造方法 | |
| JPS63204735A (ja) | 半導体装置のパツケ−ジ構造 | |
| JPH06177188A (ja) | 半導体装置 | |
| JP3024046B2 (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20071026 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |