JPH01202817A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01202817A JPH01202817A JP2719688A JP2719688A JPH01202817A JP H01202817 A JPH01202817 A JP H01202817A JP 2719688 A JP2719688 A JP 2719688A JP 2719688 A JP2719688 A JP 2719688A JP H01202817 A JPH01202817 A JP H01202817A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity
- contact hole
- contact
- plasma doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000012535 impurity Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 230000004913 activation Effects 0.000 claims abstract description 3
- 238000009792 diffusion process Methods 0.000 claims description 23
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000000137 annealing Methods 0.000 abstract description 9
- 239000013078 crystal Substances 0.000 abstract description 5
- 230000003213 activating effect Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、絶縁膜に開けられたコンタクトホールの中に
充填される配線金属がコンタクトホール底面の半導体基
板とオーム性接触する半導体装置の製造方法に関する。
充填される配線金属がコンタクトホール底面の半導体基
板とオーム性接触する半導体装置の製造方法に関する。
近年、素子の微細化に伴って絶縁膜の下の半導、 体
基板との接続のためのコンタクトホール形成は一般にド
ライエツチングで行われるようになっている。第２図は
そのようなドライエツチングによるコンタクトホール形
成工程を示し、Ｎ形シリコン基板ｌに拡散によって形成
された深さ０．４μのＮ０層２を覆ってりんガラス（Ｐ
Ｓ Ｇ）膜３が絶縁のために覆ったのち、Ｎ９層２の
上に開口部を有するフォトレジスト膜４のパターンを形
成する（図ａ）０次いでドライエツチングによりコンタ
クトホール５を掘り （図ｂ）、そのあとアルミニウム
配線６を積層するとコンタクトホールは配線材料で埋め
られ、Ｎ０層２とオーム性接触する（図Ｃ）。
基板との接続のためのコンタクトホール形成は一般にド
ライエツチングで行われるようになっている。第２図は
そのようなドライエツチングによるコンタクトホール形
成工程を示し、Ｎ形シリコン基板ｌに拡散によって形成
された深さ０．４μのＮ０層２を覆ってりんガラス（Ｐ
Ｓ Ｇ）膜３が絶縁のために覆ったのち、Ｎ９層２の
上に開口部を有するフォトレジスト膜４のパターンを形
成する（図ａ）０次いでドライエツチングによりコンタ
クトホール５を掘り （図ｂ）、そのあとアルミニウム
配線６を積層するとコンタクトホールは配線材料で埋め
られ、Ｎ０層２とオーム性接触する（図Ｃ）。
ドライエツチングはウェットエツチングにくらべ、シリ
コンと絶縁材料との選択比の差が小さいため、ＰＳＧ絶
縁膜３の膜厚やエツチングそのものの面内不均一性ある
いはエツチング条件の変動によりシリコン板１までオー
バーエツチングになってしまうコンタクトホール５が生
じる０例えば表面から約０．１ｎ削られるそのようなコ
ンタクトホールでは、不純物濃度の比較的高いＮ゛層２
表面がエツチングされてしまうことにより、その後に形
成される配線金属６との十分なオーム性接触がとれなく
なり、コンタクト抵抗の増加による周波数特性の劣化な
ど素子特性不良をきたす不具合を生じることがある。こ
のような不具合を解消するこめに、コンタクトホール形
成後イオン注入により下地電極表面に不純物を追加ドー
ピングし、熱処理を加えて所望の表面不純物濃度を保つ
ことが一般的に行われているが、この場合の熱処理はイ
オン注入により生じた結晶欠陥を十分回復する必要があ
るため、短時間熱処理では不十分で最低９００℃以上の
温度と３０分以上の時間を必要とする。
コンと絶縁材料との選択比の差が小さいため、ＰＳＧ絶
縁膜３の膜厚やエツチングそのものの面内不均一性ある
いはエツチング条件の変動によりシリコン板１までオー
バーエツチングになってしまうコンタクトホール５が生
じる０例えば表面から約０．１ｎ削られるそのようなコ
ンタクトホールでは、不純物濃度の比較的高いＮ゛層２
表面がエツチングされてしまうことにより、その後に形
成される配線金属６との十分なオーム性接触がとれなく
なり、コンタクト抵抗の増加による周波数特性の劣化な
ど素子特性不良をきたす不具合を生じることがある。こ
のような不具合を解消するこめに、コンタクトホール形
成後イオン注入により下地電極表面に不純物を追加ドー
ピングし、熱処理を加えて所望の表面不純物濃度を保つ
ことが一般的に行われているが、この場合の熱処理はイ
オン注入により生じた結晶欠陥を十分回復する必要があ
るため、短時間熱処理では不十分で最低９００℃以上の
温度と３０分以上の時間を必要とする。
ところが、このような熱処理では不純物拡散層の再拡散
が生じ、Ｎ０層２の接合深さが０．４ｐ以上となってし
まい、近年の微細なＩＣにおいては短チヤネル効果など
の重大な素子特性の劣化をきたすという新たな不具合を
生じている。
が生じ、Ｎ０層２の接合深さが０．４ｐ以上となってし
まい、近年の微細なＩＣにおいては短チヤネル効果など
の重大な素子特性の劣化をきたすという新たな不具合を
生じている。
本発明の課題は、前述めような不具合を解消し、コンタ
クトホール形成時のオーバーエツチングによるコンタク
トホール底部の不純物拡散層の表面濃度の低下を補う追
加不純物ドーピングの際の不純物拡散層の再拡散を最小
限に抑えた半導体装置の製造方法を提供することにある
。
クトホール形成時のオーバーエツチングによるコンタク
トホール底部の不純物拡散層の表面濃度の低下を補う追
加不純物ドーピングの際の不純物拡散層の再拡散を最小
限に抑えた半導体装置の製造方法を提供することにある
。
上記の課題を解決するために、本発明の方法は、半導体
基板の表面を絶縁膜で被覆し、ドライエツチング法によ
り半導体基板の不純物拡散層に達するコンタクトホール
を形成し、次いで不純物をコンタクトホールの底面へプ
ラズマドーピングで追加添加し、短時間の熱処理により
活性化したのち、該不純物添加層表面に配線を接触せし
めるものとする。
基板の表面を絶縁膜で被覆し、ドライエツチング法によ
り半導体基板の不純物拡散層に達するコンタクトホール
を形成し、次いで不純物をコンタクトホールの底面へプ
ラズマドーピングで追加添加し、短時間の熱処理により
活性化したのち、該不純物添加層表面に配線を接触せし
めるものとする。
プラズマドーピングは４００℃以下で行うことができ、
また短時間のアニールにより活性化できるため、基板結
晶への損傷を与えず、不純物拡散層の再拡散もなく、オ
ーム性接触が十分とれる不純物拡散層をコンタクトホー
ル底部に得ることができる。
また短時間のアニールにより活性化できるため、基板結
晶への損傷を与えず、不純物拡散層の再拡散もなく、オ
ーム性接触が十分とれる不純物拡散層をコンタクトホー
ル底部に得ることができる。
（実施例〕
第１図ｆａ＋、（ｂ）は本発明の一実施例の追加拡散層
の形成工程を示す。第２図（ａｌ、（ｂｌに示した工程
で形成されたコンタクトホールの底部の削られたＮ＋層
２の表面に追加のＮ膨拡散層２１の形成をプラズマドー
ピング法とランプアニール法との併用で行う。第１図１
８）はその状態を示す。第３図はプラズマドーピング装
置を示す、この装置は、真空反応槽１１の中に二つの電
極１２および１３が対向配置されており、直流電圧電源
１４に接続されている。下にヒータ１５を有する陰極１
３の上にシリコン基板１を置き、真空ポンプ１６で真空
反応槽１１内を減圧しながら水素ベースｔｏｏｏｐρ−
のフォスフインガス（ＰＨりをボンベ１７から流して槽
内圧力を約２ Ｔｏｒｒに保つ。
の形成工程を示す。第２図（ａｌ、（ｂｌに示した工程
で形成されたコンタクトホールの底部の削られたＮ＋層
２の表面に追加のＮ膨拡散層２１の形成をプラズマドー
ピング法とランプアニール法との併用で行う。第１図１
８）はその状態を示す。第３図はプラズマドーピング装
置を示す、この装置は、真空反応槽１１の中に二つの電
極１２および１３が対向配置されており、直流電圧電源
１４に接続されている。下にヒータ１５を有する陰極１
３の上にシリコン基板１を置き、真空ポンプ１６で真空
反応槽１１内を減圧しながら水素ベースｔｏｏｏｐρ−
のフォスフインガス（ＰＨりをボンベ１７から流して槽
内圧力を約２ Ｔｏｒｒに保つ。
次にヒータ１５でシリコン基板１を２００℃に加熱しな
がら直流電圧電源１４により４００ｖの電圧を印加し対
向電極間に放電を起こし、放電を６０分間持続すると、
シリコン基板１の露出面に表面濃度１０！１／Ｃｉ以上
、拡散深さ０．２−以下のＮ膨拡散層が形成される。こ
うしてコンタクトホール５の底部に極性にしかも損傷の
ない状態でりんがドープされたが、このりんは電気的に
十分活性化されていないので、これを活性化するため、
ハロゲンランプアニール装置により９００℃、２０秒の
短時間のアニールを行う、こうして結晶欠陥の発生がな
く、拡散層２の再拡散もない、極性で活性化不純物濃度
の高いＮ膨拡散層２１が実現される。この場合の短時間
アニールは、ハロゲンランプアニールに限らず、アーク
ランプアニール等の光源の異なる方法でももちろん可能
である。また他の熱源で短時間加熱してもよい、ｍ後に
このコンタクトホールへ上部アルミニウム配線６を形成
すれば、第１回出）に示す十分オーム性接触のとれた素
子が形成される。
がら直流電圧電源１４により４００ｖの電圧を印加し対
向電極間に放電を起こし、放電を６０分間持続すると、
シリコン基板１の露出面に表面濃度１０！１／Ｃｉ以上
、拡散深さ０．２−以下のＮ膨拡散層が形成される。こ
うしてコンタクトホール５の底部に極性にしかも損傷の
ない状態でりんがドープされたが、このりんは電気的に
十分活性化されていないので、これを活性化するため、
ハロゲンランプアニール装置により９００℃、２０秒の
短時間のアニールを行う、こうして結晶欠陥の発生がな
く、拡散層２の再拡散もない、極性で活性化不純物濃度
の高いＮ膨拡散層２１が実現される。この場合の短時間
アニールは、ハロゲンランプアニールに限らず、アーク
ランプアニール等の光源の異なる方法でももちろん可能
である。また他の熱源で短時間加熱してもよい、ｍ後に
このコンタクトホールへ上部アルミニウム配線６を形成
すれば、第１回出）に示す十分オーム性接触のとれた素
子が形成される。
本発明によれば、コンタクトホールのドライエツチング
によって削りとられた表面の高濃度不純物層を補って、
配線金属とのオーム性接触を十分とるための追加不純物
ドーピング法として、結晶に与える損傷の少ないプラズ
マドーピング法を採用し、ランプアニール法などの短時
間熱処理法により不純物活性化することにより、結晶性
をこわさず、すでにある拡散層の再拡散も起こさない理
想的な追加ドーピングが行える。従ってコンタクトホー
ルをドライエツチングで行う際の不具合がなくなり、素
子の微細化に極めて有効である。
によって削りとられた表面の高濃度不純物層を補って、
配線金属とのオーム性接触を十分とるための追加不純物
ドーピング法として、結晶に与える損傷の少ないプラズ
マドーピング法を採用し、ランプアニール法などの短時
間熱処理法により不純物活性化することにより、結晶性
をこわさず、すでにある拡散層の再拡散も起こさない理
想的な追加ドーピングが行える。従ってコンタクトホー
ルをドライエツチングで行う際の不具合がなくなり、素
子の微細化に極めて有効である。
第１図（ａｌ、（ｂ）は本発明の一実施例のコンタクト
ホール部への追加拡散層の形成工程を順に示す断面図、
第２図（＋１）〜（Ｃ）は通常のコンタクトホール形成
工程を順に示す断面図、第３図は本発明の一実施例に用
いたプラズマドーピング装置の構成図である。 ｌｊＮ形シリコン基板、２：Ｎ９拡散層、３：ＰＳＧ絶
縁膜、２１：Ｎ”追加拡散層、６：アルミニウム配線。 第２図
ホール部への追加拡散層の形成工程を順に示す断面図、
第２図（＋１）〜（Ｃ）は通常のコンタクトホール形成
工程を順に示す断面図、第３図は本発明の一実施例に用
いたプラズマドーピング装置の構成図である。 ｌｊＮ形シリコン基板、２：Ｎ９拡散層、３：ＰＳＧ絶
縁膜、２１：Ｎ”追加拡散層、６：アルミニウム配線。 第２図
Claims (1)
- （１）半導体基板の表面を絶縁膜で被覆し、ドライエッ
チング法により該半導体基板の不純物拡散層に達するコ
ンタクトホールを形成し、次いで不純物をコンタクトホ
ール底面へプラズマドーピング法で追加添加し、短時間
の熱処理により活性化したのち、不純物添加層表面に配
線を接触せしめることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2719688A JPH01202817A (ja) | 1988-02-08 | 1988-02-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2719688A JPH01202817A (ja) | 1988-02-08 | 1988-02-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01202817A true JPH01202817A (ja) | 1989-08-15 |
Family
ID=12214338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2719688A Pending JPH01202817A (ja) | 1988-02-08 | 1988-02-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01202817A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6953741B2 (en) * | 2002-12-20 | 2005-10-11 | Samsung Electronics Co., Ltd | Methods of fabricating contacts for semiconductor devices utilizing a pre-flow process |
| JP2006210558A (ja) * | 2005-01-27 | 2006-08-10 | Toppan Printing Co Ltd | 非単結晶太陽電池およびその製造方法並びに非単結晶太陽電池製造装置 |
-
1988
- 1988-02-08 JP JP2719688A patent/JPH01202817A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6953741B2 (en) * | 2002-12-20 | 2005-10-11 | Samsung Electronics Co., Ltd | Methods of fabricating contacts for semiconductor devices utilizing a pre-flow process |
| JP2006210558A (ja) * | 2005-01-27 | 2006-08-10 | Toppan Printing Co Ltd | 非単結晶太陽電池およびその製造方法並びに非単結晶太陽電池製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442223A (en) | Semiconductor device with stress relief | |
| US3423651A (en) | Microcircuit with complementary dielectrically isolated mesa-type active elements | |
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JPS60201666A (ja) | 半導体装置 | |
| JPH01202817A (ja) | 半導体装置の製造方法 | |
| JPH0558257B2 (ja) | ||
| KR100366353B1 (ko) | 태양전지용 접합층 형성방법 | |
| JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2579494B2 (ja) | Ｓｏｉウエハの製造方法 | |
| JPH0456453B2 (ja) | ||
| JP2586422B2 (ja) | 誘電体分離型複合集積回路装置の製造方法 | |
| JPH0359577B2 (ja) | ||
| KR100626355B1 (ko) | 폴리실리콘 박막트랜지스터 제조방법 | |
| JPH0544184B2 (ja) | ||
| KR100190193B1 (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| JPS6320383B2 (ja) | ||
| JPS5861671A (ja) | 半導体装置の製造方法 | |
| KR100387260B1 (ko) | 반도체 소자의 전극 형성방법 | |
| JPH04111310A (ja) | 半導体装置及びその製法 | |
| JPH07240411A (ja) | 電子装置の作製方法 | |
| KR100276123B1 (ko) | 반도체소자및그것의실리사이드형성방법 | |
| KR100268101B1 (ko) | 폴리사이드 게이트 | |
| KR970002428B1 (ko) | 반도체소자 제조방법 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS6120154B2 (ja) |