KR100387260B1 - 반도체 소자의 전극 형성방법 - Google Patents

반도체 소자의 전극 형성방법 Download PDF

Info

Publication number
KR100387260B1
KR100387260B1 KR1019960022834A KR19960022834A KR100387260B1 KR 100387260 B1 KR100387260 B1 KR 100387260B1 KR 1019960022834 A KR1019960022834 A KR 1019960022834A KR 19960022834 A KR19960022834 A KR 19960022834A KR 100387260 B1 KR100387260 B1 KR 100387260B1
Authority
KR
South Korea
Prior art keywords
wafer
polysilicon
plasma
electrode
semiconductor device
Prior art date
Application number
KR1019960022834A
Other languages
English (en)
Other versions
KR980005426A (ko
Inventor
윤성렬
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960022834A priority Critical patent/KR100387260B1/ko
Publication of KR980005426A publication Critical patent/KR980005426A/ko
Application granted granted Critical
Publication of KR100387260B1 publication Critical patent/KR100387260B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412—Plasma immersion ion implantation

Abstract

본 발명은 플라즈마 임플란트방식에 의해 저온 및 저 에너지 상태에서 폴리실리콘에 이온을 도핑하여 전극의 저항을 낮출수 있는 반도체 소자의 전극 형성방법이다.

Description

반도체 소자의 전극 형성방법
본 발명은 반도체 소자의 전극 형성방법에 관한 것으로, 특히 반도체 소자의 전극을 형성하기 위하여, 웨이퍼상에 형성된 폴리실리콘층에 플라즈마 임플란트(plasma implant)방식으로 저온에서 하이 도핑(high doping)시켜 전극의 저항을 낮출수 있는 반도체 소자의 전극 형성방법에 관한 것이다.
일반적으로, 반도체 소자 제조공정중 트랜지스터나 캐피시터의 전극 재료로 폴리실리콘을 주로 사용한다. 전극의 저항을 낮추기 위하여 폴리실리콘을 증착한후 튜브에서 도핑공정을 실시한다.
종래에는 반도체 소자의 전극을 형성하기 위하여, 웨이퍼상에 폴리실리콘을 증착한 후, POCl3를 도펀트 소오스(dopant source)로 하고, N2및 O2가스 분위기와 850 내지 920℃의 온도범위에서 4시간 정도 열공정을 진행한다. 열공정동안 POCl3내에 함유된 인(P)이 폴리실리콘층 내부로 확산 현상에 의해 도핑된다. 도핑공정동안에 폴리실콘층의 표면에는 P2O5등의 산화막이 생기게 된다. 이 P2O5등의 산화막은 디글레이즈(deglaze) 공정으로 제거한다. 그런데, 증착된 폴리실리콘의 두께가 1000Å 정도로 얇을 경우 디글레이즈 공정시 폴리실리콘 그레인 바운더리에 식각현상이 심화되어 트랜지스터의 경우 게이트 산화막으로 식각용액이 침투되어 소자의 파괴를 초래하는 문제가 발생된다. 또한 도핑공정이 장시간 실시되기 때문에 트랜지스터의 경우 폴리실리콘층에 도핑된 인(P)이 게이트 산화막 계면으로 몰리게 된다. 산화막에 불순물이 많이 도핑될 수록 식각이 잘되는 성질이 있기 때문에 전극 형성을 위한 폴리실리콘층 식각공정시 게이트 산화막이 일부 식각되어 언더 컷(under-cut)을 유발시키며, 브렉다운 전압 쉬프트(breakdown voltage shift)영향으로 소자의 전기적 특성을 저하시키는 문제가 발생된다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여, 폴리실리콘층에 플라즈마 임플란트방식으로 저온에서 하이 도핑시켜 전극의 저항을 낮출수 있는 반도체 소자의 전극 형성방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 전극 형성방법은 웨이퍼상에 폴리실리콘을 증착하는 단계; 상기 폴리실리콘이 증착된 웨이퍼를 플라즈마 장치에 로딩하는 단계; 상기 플라즈마 장치에 도판트 소오스 가스를 주입하여 플라즈마 상태의 양 이온을 발생시키고, 상기 폴리실리콘이 증착된 웨이퍼에 옴 바이어스를 인가하므로, 이로인하여 플라즈마 상태의 양 이온이 옴 바이어스가 인가된 상기 웨이퍼쪽으로 유도되어 상기 폴리실리콘에 도핑되는 단계; 및 상기 웨이퍼를 상기 플로즈마 장치로 부터 언로딩한 후, 상기 도핑된 폴리실리콘을 패터닝하여 전극을 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
첨부된 도면은 본 발명에 따른 반도체 소자의 전극을 형성하는 방법을 설명하기 위해 도시한 플라즈마 장치의 구성도이다.
플라즈마 장치(10)는 전력을 공급하는 전력 공급 수단(1)과, 플라즈마를 형성시키는 ECR(Electron Cyclotron Resorance) 챔버(2)와, 필요한 이온의 량을 체크하는 패러디 컵(faraday cup:3)과, 임플란트 공정이 진행되는 공정 챔버(4)와, 공정 챔버(4)내에 위치되어 웨이퍼(20)를 고정하는 웨이퍼 척(wafer chuck:5)과, 음 바이어스(negative bias)를 발생시키는 R/F 전력 공급 수단(6)으로 구성된다.
반도체 소자의 전극을 형성하기 위하여, 플라즈마 장치(10)에 폴리실리콘이 증착된 웨이퍼(20)를 로딩하여 웨이퍼 척(5)에 고정시킨 후, 웨이퍼(20)쪽에 음 바이어스를 발생시키고, 도펀트 소오스 예를들어, POCl3가스기 주입된 ECR 챔버(2)에서 플라즈마 이온을 생성하고, 생성된 플라즈마 이온은 양이온으로서 이 양이온이음 바이어스가 인가된 웨이퍼(20)쪽으로 이동되어 웨이퍼(20)에 증착된 폴리실리콘에 도핑된다. 이후, 웨이퍼(20)를 플로즈마 장치(10)로 부터 언로딩한 후, 상기 도핑된 폴리실리콘을 패터닝하여 전극을 형성한다.
플라즈마에 의한 도핑 방법은 저온 및 저 에너지에서 이루어지는데, 온도는 250 내지 500℃ 범위이고, 에너지는 100 내지 500 eV 범위이고, 웨이퍼 하나당 약 100초 정도의 시간이 소요된다.
상술한 바와같이 본 발명은 저온 및 저 에너지 상태에서 반도체 소자의 전극용 폴리실리콘에 이온을 도핑시킨다. 이와같이 저온 및 저 에너지에서 도핑공정이 이루어지기 때문에 열에 의한 소자의 손상(damage)을 줄일 수 있고, 웨이퍼 장당 100초 정도의 공정시간이 소요되므로 높은 생산성을 기대할 수 있으며, 또한 고온 도핑공정이 불필요하여 생산원가를 감소시킬 수 있다.
첨부된 도면은 본 발명에 따른 반도체 소자의 전극을 형성하는 방법을 설명하기 위해 도시한 플라즈마 장치의 구성도.
* 도면의 주요 부분에 대한 부호의 설명 *
1: 전력 공급 수단 2: ECR 챔버
3: 패러디 컵 4: 공정 챔버
5: 웨이퍼 척 6: R/F 전력 공급 수단
10: 플라즈마 장치 20: 웨이퍼

Claims (4)

  1. 반도체 소자의 전극 형성방법에 있어서,
    웨이퍼상에 폴리실리콘을 증착하는 단계:
    상기 폴리실리콘이 증착된 웨이퍼를 플라즈마 장치에 로딩하는 단계:
    상기 플라즈마 장치에 도판트 소오스 가스를 주입하여 플라즈마 상태의 양 이온을 발생시키고, 상기 폴리실리콘이 증착된 웨이퍼에 음 바이어스를 인가하므로, 이로인하여 플라즈마 상태의 양 이온이 음 바이어스가 인가된 상기 웨이퍼쪽으로 유도되어 상기 폴리실리콘에 도핑되는 단계: 및
    상기 웨이퍼를 상기 플로즈마 장치로 부터 언로딩한 후, 상기 도핑된 폴리실리콘을 패터닝하여 전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 전극 형성방법.
  2. 제 1 항에 있어서,
    상기 도판트 소오스 가스는 POCl3가스인 것을 특징으로 하는 반도체 소자의 전극 형성방법.
  3. 제 1 항에 있어서,
    상기 도핑공정은 저온 및 저 에너지 상태에서 실시되는 것을 특징으로 하는반도체 소자의 전극 형성방법.
  4. 제 1 항에 있어서,
    상기 도핑공정은 250 내지 500℃의 온도범위와 100 내지 500 eV 범위의 에너지에서 실시되는 것을 특징으로 하는 반도체 소자의 전극 형성방법.
KR1019960022834A 1996-06-21 1996-06-21 반도체 소자의 전극 형성방법 KR100387260B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960022834A KR100387260B1 (ko) 1996-06-21 1996-06-21 반도체 소자의 전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960022834A KR100387260B1 (ko) 1996-06-21 1996-06-21 반도체 소자의 전극 형성방법

Publications (2)

Publication Number Publication Date
KR980005426A KR980005426A (ko) 1998-03-30
KR100387260B1 true KR100387260B1 (ko) 2003-08-14

Family

ID=37417593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960022834A KR100387260B1 (ko) 1996-06-21 1996-06-21 반도체 소자의 전극 형성방법

Country Status (1)

Country Link
KR (1) KR100387260B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880014650A (ko) * 1987-05-28 1988-12-24 다니이 아끼오 플라즈마 도핑방법
KR890004390A (ko) * 1987-08-05 1989-04-21 다니이 아끼오 플라즈마도우핑방법 및 그 장치
JPH0258336A (ja) * 1988-08-24 1990-02-27 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH09172023A (ja) * 1995-12-20 1997-06-30 Sony Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880014650A (ko) * 1987-05-28 1988-12-24 다니이 아끼오 플라즈마 도핑방법
KR890004390A (ko) * 1987-08-05 1989-04-21 다니이 아끼오 플라즈마도우핑방법 및 그 장치
JPH0258336A (ja) * 1988-08-24 1990-02-27 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH09172023A (ja) * 1995-12-20 1997-06-30 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR980005426A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
KR940011479B1 (ko) 반도체 장치 제조 방법
JP3676596B2 (ja) メモリセル装置及びその製造方法
US4698104A (en) Controlled isotropic doping of semiconductor materials
CN100446182C (zh) 具有改进电特性的复合基片的制造方法
KR100524476B1 (ko) 집적회로에 트렌치 커패시터를 형성하는 방법
US20030181068A1 (en) Methods for forming thin film layers by simultaneous doping and sintering
KR20000052527A (ko) 반도체장치와 그 제조방법
KR100387260B1 (ko) 반도체 소자의 전극 형성방법
US20020102808A1 (en) Method for raising capacitance of a trench capacitor and reducing leakage current
KR20030054052A (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR0118878B1 (ko) 캐패시터의 유전체막 형성방법
KR950000861B1 (ko) 고유전율 캐패시터 절연막 제조방법
KR100258174B1 (ko) 안정한 전자 방출 특성을 갖는 전계 방출 소자 및 그 제조 방법
KR100366347B1 (ko) 이온 샤워 도핑 장치를 이용한 태양전지 제조방법
KR100297103B1 (ko) 반도체소자의폴리실리콘막형성방법
KR100328453B1 (ko) 반도체 소자의 전하저장전극 형성 방법
KR100329757B1 (ko) 반도체 장치의 접합층 형성방법
KR100198602B1 (ko) 모스의 폴리전극 제조방법
KR100266282B1 (ko) 반도체장치의 hsg박막 제조방법
JP2653679B2 (ja) 半導体装置の製造方法
KR100356479B1 (ko) 플래시 메모리 셀 제조 방법
KR100376979B1 (ko) 커패시터 전극 형성방법
KR100268860B1 (ko) 반도체 장치의 제조방법
EP3370267A1 (en) Method of manufacturing oxidation layer for solar cell
KR100243103B1 (ko) 저항체와 제어 트랜지스터를 갖는 전계 방출소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee