JPH07240411A - 電子装置の作製方法 - Google Patents
電子装置の作製方法Info
- Publication number
- JPH07240411A JPH07240411A JP5486694A JP5486694A JPH07240411A JP H07240411 A JPH07240411 A JP H07240411A JP 5486694 A JP5486694 A JP 5486694A JP 5486694 A JP5486694 A JP 5486694A JP H07240411 A JPH07240411 A JP H07240411A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrode
- insulating film
- etching
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 基板上に形成された配線上に絶縁膜を形成し
た場合における絶縁膜の凹凸を平坦する技術を提供す
る。 【構成】 絶縁膜１７上に電極１８、配線１９と２０と
を形成し、これらを覆って絶縁膜２４を形成する。この
状態で２５〜２７に示されているように絶縁膜２４は凸
部を有している。そこで、電極１８、配線１９と２０と
にバイアス電圧を加えながらＲＩＥ法によるエッチング
を行う。すると、凸部２５〜２７の部分が選択的にエッ
チングされて、平坦な表面を有することができる。
た場合における絶縁膜の凹凸を平坦する技術を提供す
る。 【構成】 絶縁膜１７上に電極１８、配線１９と２０と
を形成し、これらを覆って絶縁膜２４を形成する。この
状態で２５〜２７に示されているように絶縁膜２４は凸
部を有している。そこで、電極１８、配線１９と２０と
にバイアス電圧を加えながらＲＩＥ法によるエッチング
を行う。すると、凸部２５〜２７の部分が選択的にエッ
チングされて、平坦な表面を有することができる。
Description
【０００１】
【従来の技術】従来より、薄膜半導体、特に薄膜珪素半
導体を用いた半導体装置としてＴＦＴ（薄膜トランジス
タ）が知られている。このＴＦＴは、ガラス基板等の絶
縁表面を有する基板上に薄膜珪素半導体を形成し、この
半導体膜を活性層に用いてＴＦＴを構成するものであ
る。
導体を用いた半導体装置としてＴＦＴ（薄膜トランジス
タ）が知られている。このＴＦＴは、ガラス基板等の絶
縁表面を有する基板上に薄膜珪素半導体を形成し、この
半導体膜を活性層に用いてＴＦＴを構成するものであ
る。
【０００２】このようなＴＦＴは、液晶電気光学装置や
イメージセンサ、さらにはその他集積回路に利用され
る。図６にガラス基板上に形成されたＴＦＴの一例を示
す。図６（Ａ）には、下地膜１２が形成されたガラス基
板１１上にソース／ドレイン領域１３、チャネル形成領
域１５、ドレイン／ソース領域１６、オフセットゲイト
領域１４、ゲイト電極１９、酸化物層２２とで構成され
るＴＦＴと、キャパシタを構成する一方の電極１８、配
線２０とが示されている。
イメージセンサ、さらにはその他集積回路に利用され
る。図６にガラス基板上に形成されたＴＦＴの一例を示
す。図６（Ａ）には、下地膜１２が形成されたガラス基
板１１上にソース／ドレイン領域１３、チャネル形成領
域１５、ドレイン／ソース領域１６、オフセットゲイト
領域１４、ゲイト電極１９、酸化物層２２とで構成され
るＴＦＴと、キャパシタを構成する一方の電極１８、配
線２０とが示されている。
【０００３】キャパシタを構成する一方の電極１８とゲ
イト電極１９と配線２０とは、アルミニウムを主成分と
する材料で構成されている。この一方の電極１８とゲイ
ト電極１９と配線２０とは、同一工程で同時に形成され
る。この一方の電極１８とゲイト電極１９と配線２０と
の周囲には、陽極酸化工程で形成された酸化物層（酸化
アルミニウム）１２、２２、２３が形成されている。
イト電極１９と配線２０とは、アルミニウムを主成分と
する材料で構成されている。この一方の電極１８とゲイ
ト電極１９と配線２０とは、同一工程で同時に形成され
る。この一方の電極１８とゲイト電極１９と配線２０と
の周囲には、陽極酸化工程で形成された酸化物層（酸化
アルミニウム）１２、２２、２３が形成されている。
【０００４】特にゲイト電極１９の周囲に形成されてい
る酸化物層２２は、オフセットゲイト領域１４を形成す
るために機能する。即ち、図６（Ａ）の状態で一導電型
を付与する不純物のイオン注入を行なうことによって、
ゲイト電極１９とその周囲の酸化物層２２とがマスクと
なり、１３と１６で示される領域にイオン注入がなさ
れ、自己整合的にソース／ドレイン領域，１３／１６が
形成される。同時にチャネル形成領域１５が形成され
る。また同時に酸化物層２２の厚さ分によって、オフセ
ットゲイト領域１４が形成される。
る酸化物層２２は、オフセットゲイト領域１４を形成す
るために機能する。即ち、図６（Ａ）の状態で一導電型
を付与する不純物のイオン注入を行なうことによって、
ゲイト電極１９とその周囲の酸化物層２２とがマスクと
なり、１３と１６で示される領域にイオン注入がなさ
れ、自己整合的にソース／ドレイン領域，１３／１６が
形成される。同時にチャネル形成領域１５が形成され
る。また同時に酸化物層２２の厚さ分によって、オフセ
ットゲイト領域１４が形成される。
【０００５】図６（Ａ）に示す状態を得た後、層間絶縁
膜として例えば酸化珪素膜６０を形成する。この酸化珪
素膜の厚さは例えば５０００Å〜１００００Å程度の厚
さに形成される。一方、電極１８とゲイト電極１９と配
線２０との厚さは、その周囲の酸化物層の厚さも入れて
５０００Å程度である。従って、電極や配線が形成され
た部分において、酸化珪素膜６０は６１で示されるよう
に凸状となる。結果として、図６（Ｂ）に示されるよう
に、酸化珪素膜６０は大きく凹凸状を有する形状となっ
てしまう。
膜として例えば酸化珪素膜６０を形成する。この酸化珪
素膜の厚さは例えば５０００Å〜１００００Å程度の厚
さに形成される。一方、電極１８とゲイト電極１９と配
線２０との厚さは、その周囲の酸化物層の厚さも入れて
５０００Å程度である。従って、電極や配線が形成され
た部分において、酸化珪素膜６０は６１で示されるよう
に凸状となる。結果として、図６（Ｂ）に示されるよう
に、酸化珪素膜６０は大きく凹凸状を有する形状となっ
てしまう。
【０００６】（Ｂ）に示す酸化珪素膜６０の形成後に、
穴開けパターニングを行い、さらにアルミニウムの電極
６２と配線６４とを形成する。（図６（Ｃ））
穴開けパターニングを行い、さらにアルミニウムの電極
６２と配線６４とを形成する。（図６（Ｃ））
【０００７】電極６２は、ＴＦＴに一方の出力１３（ソ
ースまたはドレイン領域）に接続されている。そして一
方の電極１８との間において、酸化物層２１を介してキ
ャパシタを構成している。従って、ＴＦＴの一方の出力
にはキャパシタが接続されている構成となっている。
ースまたはドレイン領域）に接続されている。そして一
方の電極１８との間において、酸化物層２１を介してキ
ャパシタを構成している。従って、ＴＦＴの一方の出力
にはキャパシタが接続されている構成となっている。
【０００８】また、配線６４は、ＴＦＴのドレインまた
はソース領域に接続されており、配線２０の上方を直行
して横切る構成となる。
はソース領域に接続されており、配線２０の上方を直行
して横切る構成となる。
【０００９】この図６（Ｃ）に示すような構成におい
て、配線６２や６４の厚さは数千Åである。そしてこの
数千Åの厚さを有する配線が最大で５０００Å程度の凹
凸を有する酸化珪素膜の凸部を横断しなければならな
い。この結果、６３や６５で示されるように配線の段切
れや切断が生じてしまう。また段切れや切断に至らなく
ても、配線不良や不安定さが生じてしまう。
て、配線６２や６４の厚さは数千Åである。そしてこの
数千Åの厚さを有する配線が最大で５０００Å程度の凹
凸を有する酸化珪素膜の凸部を横断しなければならな
い。この結果、６３や６５で示されるように配線の段切
れや切断が生じてしまう。また段切れや切断に至らなく
ても、配線不良や不安定さが生じてしまう。
【００１０】また、キャパシタの一方の電極を構成する
電極６２を形成する前工程において、酸化物層２１を露
呈させる工程は必要となるが、６１で示されるような凸
部が存在すると、この工程がうまくいかず、所定の容量
を得ることができなくなる。即ち、容量のバラツキが生
じてしまう。
電極６２を形成する前工程において、酸化物層２１を露
呈させる工程は必要となるが、６１で示されるような凸
部が存在すると、この工程がうまくいかず、所定の容量
を得ることができなくなる。即ち、容量のバラツキが生
じてしまう。
【００１１】上記のような問題は、薄膜半導体装置を形
成せんとする場合に必ず問題となる。そしてその問題
は、その微細化を進めれば進める程顕著になる。このよ
うな問題は一般的な集積回路において大きな問題とな
る。
成せんとする場合に必ず問題となる。そしてその問題
は、その微細化を進めれば進める程顕著になる。このよ
うな問題は一般的な集積回路において大きな問題とな
る。
【００１２】
【発明が解決しようとする課題】本発明は、図６の６３
や６５で示される配線の段切れや切断の問題を解決する
ことを目的とする。
や６５で示される配線の段切れや切断の問題を解決する
ことを目的とする。
【００１３】
【課題を解決するための手段】本発明の主要な発明は、
基板上に配線または電極を形成する工程と、前記配線ま
たは電極を覆って絶縁膜を形成する工程と、前記配線ま
たは電極にバイアス電圧を加えながら前記絶縁膜を気相
法によりエッチングする工程と、を有することを要旨と
する。
基板上に配線または電極を形成する工程と、前記配線ま
たは電極を覆って絶縁膜を形成する工程と、前記配線ま
たは電極にバイアス電圧を加えながら前記絶縁膜を気相
法によりエッチングする工程と、を有することを要旨と
する。
【００１４】上記構成において、基板としては、ガラス
基板や絶縁膜は形成された半導体基板等の絶縁表面を有
する基板や半導体基板を用いることができる。配線とし
ては、金属配線、半導体配線、金属と半導体との積層配
線等を挙げることができる。配線を覆って形成さえれ絶
縁膜は、酸化珪素膜や窒化珪素膜、またはそれらの膜に
特定の元素を添加したもの、さたにはそれらの多層膜を
挙げることができる。多層膜としては、例えば酸化珪
素、窒化珪素リンガラスまたは硼素ガラスから選ばれた
少なくとも２種類からなる膜を挙げることができる。
基板や絶縁膜は形成された半導体基板等の絶縁表面を有
する基板や半導体基板を用いることができる。配線とし
ては、金属配線、半導体配線、金属と半導体との積層配
線等を挙げることができる。配線を覆って形成さえれ絶
縁膜は、酸化珪素膜や窒化珪素膜、またはそれらの膜に
特定の元素を添加したもの、さたにはそれらの多層膜を
挙げることができる。多層膜としては、例えば酸化珪
素、窒化珪素リンガラスまたは硼素ガラスから選ばれた
少なくとも２種類からなる膜を挙げることができる。
【００１５】気相法によるエッチングは、ＣＦ4 、ＳＦ
6 、ＨＢ6 、ＮＦ3 等の公知のエッチングガスまたはそ
のガスを含むガスを用いた高周波放電による等方性エッ
チングやＲＩＥ法等の異方性エッチングを用いることが
できる。
6 、ＨＢ6 、ＮＦ3 等の公知のエッチングガスまたはそ
のガスを含むガスを用いた高周波放電による等方性エッ
チングやＲＩＥ法等の異方性エッチングを用いることが
できる。
【００１６】本発明は、絶縁膜に覆われた配線または電
極にバイアス電圧を加えながら気相法によるエッチング
を行うことによって、配線または電極部分上部の絶縁膜
にエッチングガスの活性種（例えばＦイオン）を集中さ
せ、その部分の絶縁膜を選択的にエッチングすることを
特徴とする。このことを実行するには、配線または電極
を負にバイアスすればよい。これは、負にバイアスする
ことによって、正のイオンを引きつけることができるか
らである。
極にバイアス電圧を加えながら気相法によるエッチング
を行うことによって、配線または電極部分上部の絶縁膜
にエッチングガスの活性種（例えばＦイオン）を集中さ
せ、その部分の絶縁膜を選択的にエッチングすることを
特徴とする。このことを実行するには、配線または電極
を負にバイアスすればよい。これは、負にバイアスする
ことによって、正のイオンを引きつけることができるか
らである。
【００１７】なお、配線または電極を正にバイアスすれ
ば、配線または電極の上方に存在する絶縁膜を選択的に
エッチングしない構成とすることもできる。
ば、配線または電極の上方に存在する絶縁膜を選択的に
エッチングしない構成とすることもできる。
【００１８】本発明の他の構成は、基板上に配線パター
ンを形成する工程と、前記配線パターンの少なくとも一
部を覆って絶縁物を形成する工程と、前記配線パターン
にバイアス電圧を加えながら気相法によるエッチングを
行う工程と、を有することを要旨とする。
ンを形成する工程と、前記配線パターンの少なくとも一
部を覆って絶縁物を形成する工程と、前記配線パターン
にバイアス電圧を加えながら気相法によるエッチングを
行う工程と、を有することを要旨とする。
【００１９】また本発明の構成を応用して、多層配線を
行うことは極めて有効である。即ち、 電極や配線を形成する。 前記電極や配線の上に絶縁膜を形成する。 前記電極や配線にバイアス電圧を加えながら気相法に
よるエッチングを行い、前記絶縁膜を平坦または滑らか
な表面を有するものとする。 前記平坦または滑らかな表面に形成された絶縁膜上に
第２の電極や配線を形成する。 上記〜の工程を繰り返すことにより、多層配線を構
成することができる。この時、配線の段切れや不良を防
ぐ構成とすることができる。
行うことは極めて有効である。即ち、 電極や配線を形成する。 前記電極や配線の上に絶縁膜を形成する。 前記電極や配線にバイアス電圧を加えながら気相法に
よるエッチングを行い、前記絶縁膜を平坦または滑らか
な表面を有するものとする。 前記平坦または滑らかな表面に形成された絶縁膜上に
第２の電極や配線を形成する。 上記〜の工程を繰り返すことにより、多層配線を構
成することができる。この時、配線の段切れや不良を防
ぐ構成とすることができる。
【００２０】
【作用】絶縁膜に覆われたた基板上に形成された配線ま
たは電極にバイアス電圧を加えながら気相法によるエッ
チングを行うことで、前記配線または電極に向かって集
中的にエッチングガスの活性種を引き寄せることがで
き、前記配線または電極を覆っている絶縁膜を主として
選択的にエッチングすることができる。そして、エッチ
ングを絶縁膜表面が平坦または滑らかな表面となる程度
に行うことで、平坦な表面を得ることができる。
たは電極にバイアス電圧を加えながら気相法によるエッ
チングを行うことで、前記配線または電極に向かって集
中的にエッチングガスの活性種を引き寄せることがで
き、前記配線または電極を覆っている絶縁膜を主として
選択的にエッチングすることができる。そして、エッチ
ングを絶縁膜表面が平坦または滑らかな表面となる程度
に行うことで、平坦な表面を得ることができる。
【００２１】
〔実施例１〕本実施例の作製工程を図１に示す。本実施
例では基板１１としてガラス基板（コーニング７０５
９）を用いる。まず、ガラス基板１１上に下地膜として
酸化珪素膜１２を２０００Åの厚さに形成する。後にＴ
ＦＴの活性層を形成することとなる非晶質珪素膜をプラ
ズマＣＶＤ法または減圧熱ＣＶＤ法で１０００Åの厚さ
に形成する。
例では基板１１としてガラス基板（コーニング７０５
９）を用いる。まず、ガラス基板１１上に下地膜として
酸化珪素膜１２を２０００Åの厚さに形成する。後にＴ
ＦＴの活性層を形成することとなる非晶質珪素膜をプラ
ズマＣＶＤ法または減圧熱ＣＶＤ法で１０００Åの厚さ
に形成する。
【００２２】次に、加熱あるいはレーザー光の照射、ま
たは強光の照射、さらにはそれらを組み合わせた方法に
より、非晶質珪素膜を結晶化させる。こうして結晶性珪
素膜を得る。次にパターニングを行い活性層を形成す
る。次にゲイト絶縁膜となる酸化珪素膜１７をスパッタ
法によって１０００Åの厚さに形成する。次にアルミニ
ムを主成分とする膜を５０００Åの厚さに形成する。そ
してパターニングを行なうことにより、電極１８とゲイ
ト電極１９さらには配線２０を形成する。そして、電極
１８とゲイト電極１９と配線２０とを陽極として電解溶
液中で陽極酸化を行わすことにより、酸化物層２１、２
２、２３を形成する。この酸化物層の厚さは２０００Å
程度である。次に電極１８とその周囲の酸化物層２１、
ゲイト電極１９とその周囲の酸化物層２２、配線２０と
その周囲の酸化物層２３とをマスクとしてイオン注入法
によりＰまたＢのイオン注入を行い、自己整合的にソー
ス／ドレイン領域１３、チャネル形成領域１５、ドレイ
ン／ソース領域１６、オフセットゲイト領域１４を形成
する。次に、電極１８とゲイト電極１９と配線２０とを
陽極として電解溶液中で陽極酸化を行い、酸化物層２
１、２２、２３を形成する。この酸化物層の厚さは２０
００Å程度である。
たは強光の照射、さらにはそれらを組み合わせた方法に
より、非晶質珪素膜を結晶化させる。こうして結晶性珪
素膜を得る。次にパターニングを行い活性層を形成す
る。次にゲイト絶縁膜となる酸化珪素膜１７をスパッタ
法によって１０００Åの厚さに形成する。次にアルミニ
ムを主成分とする膜を５０００Åの厚さに形成する。そ
してパターニングを行なうことにより、電極１８とゲイ
ト電極１９さらには配線２０を形成する。そして、電極
１８とゲイト電極１９と配線２０とを陽極として電解溶
液中で陽極酸化を行わすことにより、酸化物層２１、２
２、２３を形成する。この酸化物層の厚さは２０００Å
程度である。次に電極１８とその周囲の酸化物層２１、
ゲイト電極１９とその周囲の酸化物層２２、配線２０と
その周囲の酸化物層２３とをマスクとしてイオン注入法
によりＰまたＢのイオン注入を行い、自己整合的にソー
ス／ドレイン領域１３、チャネル形成領域１５、ドレイ
ン／ソース領域１６、オフセットゲイト領域１４を形成
する。次に、電極１８とゲイト電極１９と配線２０とを
陽極として電解溶液中で陽極酸化を行い、酸化物層２
１、２２、２３を形成する。この酸化物層の厚さは２０
００Å程度である。
【００２３】次に層間絶縁膜として、酸化珪素膜２４を
６０００Åの厚さにＴＥＯＳを原料としたプラズマＣＶ
Ｄ法で形成する。この状態で、凸部２５、２６、２７を
有した状態となる。次に電極１８とゲイト電極１９と配
線２０とに電圧を加えながら、ＲＩＥ法によるエッチン
グを行なうことにより、酸化珪素膜２４のエッチングを
行なう。
６０００Åの厚さにＴＥＯＳを原料としたプラズマＣＶ
Ｄ法で形成する。この状態で、凸部２５、２６、２７を
有した状態となる。次に電極１８とゲイト電極１９と配
線２０とに電圧を加えながら、ＲＩＥ法によるエッチン
グを行なうことにより、酸化珪素膜２４のエッチングを
行なう。
【００２４】図５にエッチング装置を示す。図５に示す
エッチング装置は、チャンバー５１、チャンバー５１内
に設けられた一対の平行平板電極５２と５３、一方の電
極５３に高周波エネルギーを供給する高周波電源５４、
被エッチング物であるサンプル５６が配置されるホルダ
ー５５、サンプル５６にバイアス電圧を供給するバイア
ス電源５７、エッチングガスや必要とするガスを供給す
るガス供給系５８、不要になったガスを排気する真空ポ
ンプ５９とを備えている。
エッチング装置は、チャンバー５１、チャンバー５１内
に設けられた一対の平行平板電極５２と５３、一方の電
極５３に高周波エネルギーを供給する高周波電源５４、
被エッチング物であるサンプル５６が配置されるホルダ
ー５５、サンプル５６にバイアス電圧を供給するバイア
ス電源５７、エッチングガスや必要とするガスを供給す
るガス供給系５８、不要になったガスを排気する真空ポ
ンプ５９とを備えている。
【００２５】バイアス電源５７を除いた構成は、従来よ
り知られているＲＩＥ（リアクティブ・イオン・エッチ
ング）装置そのものである。ＲＩＥとは、高周波放電に
おいて、高周波電源に接続された電極（図５でいう電極
５３）側に負の自己バイアスが加わることを利用したも
のである。即ち、図５でいうと、Ｆ等のエッチング種の
イオンを負に自己バイアスされた電極５３側に引き寄
せ、サンプル５６に対して垂直方向の異方性エッチング
をする方式である。
り知られているＲＩＥ（リアクティブ・イオン・エッチ
ング）装置そのものである。ＲＩＥとは、高周波放電に
おいて、高周波電源に接続された電極（図５でいう電極
５３）側に負の自己バイアスが加わることを利用したも
のである。即ち、図５でいうと、Ｆ等のエッチング種の
イオンを負に自己バイアスされた電極５３側に引き寄
せ、サンプル５６に対して垂直方向の異方性エッチング
をする方式である。
【００２６】本実施例では、図１（Ｂ）び示す状態にお
いて、電極１８とゲイト電極１９と配線２０とをバイア
ス電源５７と接続し、これら電極や配線にバイアス電圧
を加えながらＲＩＥによるエッチングを行う。電極１８
とゲイト電極１９と配線２０とバイアス電源５７との接
続は、陽極酸化工程において用いた電極端子（図示せ
ず）を用いて行えばよい。こうして、これら電極や配線
にバイアス電圧を加えながらＲＩＥによるエッチングを
行う。本実施例においては、エッチングガスとしては、
ＣＦ4 またはＮＦ3 またはＳＦ6 を用いることができ
る。ここではＣＦ4を用いる。また高周波電源５４から
供給される高周波は１３．５６ＭＨｚとする。また、電
極１８とゲイト電極１９と配線２０とにバイアス電源５
７から加えられる電圧は、１０〜２００Ｖここでは６０
Ｖとする。
いて、電極１８とゲイト電極１９と配線２０とをバイア
ス電源５７と接続し、これら電極や配線にバイアス電圧
を加えながらＲＩＥによるエッチングを行う。電極１８
とゲイト電極１９と配線２０とバイアス電源５７との接
続は、陽極酸化工程において用いた電極端子（図示せ
ず）を用いて行えばよい。こうして、これら電極や配線
にバイアス電圧を加えながらＲＩＥによるエッチングを
行う。本実施例においては、エッチングガスとしては、
ＣＦ4 またはＮＦ3 またはＳＦ6 を用いることができ
る。ここではＣＦ4を用いる。また高周波電源５４から
供給される高周波は１３．５６ＭＨｚとする。また、電
極１８とゲイト電極１９と配線２０とにバイアス電源５
７から加えられる電圧は、１０〜２００Ｖここでは６０
Ｖとする。
【００２７】この場合、電極１８とゲイト電極１９と配
線２０とが接地電位より負にバイアスされるように電圧
を加える。すると、全体に（図５で示すサンプル５６の
全体）加わる自己バイアス（電極５２に対して負にバイ
アスされる）に加えて、電極１８とゲイト電極１９と配
線２０とがさらに負にバイアスされることになる。結果
とて、エッチングを行う活性種（Ｆのイオン）は、酸化
珪素膜２７の全体を垂直方向にエッチングするととも
に、電極１８とゲイト電極１９と配線２０との部分に集
中的に引き寄せられることになり、これら配線や電極の
上方に位置する酸化珪素膜が選択的にエッチングされる
こととなる。
線２０とが接地電位より負にバイアスされるように電圧
を加える。すると、全体に（図５で示すサンプル５６の
全体）加わる自己バイアス（電極５２に対して負にバイ
アスされる）に加えて、電極１８とゲイト電極１９と配
線２０とがさらに負にバイアスされることになる。結果
とて、エッチングを行う活性種（Ｆのイオン）は、酸化
珪素膜２７の全体を垂直方向にエッチングするととも
に、電極１８とゲイト電極１９と配線２０との部分に集
中的に引き寄せられることになり、これら配線や電極の
上方に位置する酸化珪素膜が選択的にエッチングされる
こととなる。
【００２８】即ち、２５と２６と２７とで示される凸部
が優先的にエッチングされることとなる。こうして、
（Ｃ）に示すような平坦な形状にエッチングを行うこと
ができる。この際、エッチングを行い過ぎると凸部２５
と２６と２７とでしで示される下部の部分が凹状にへこ
んでしまうので注意が必要である。即ち、電極１８とゲ
イト電極１９と配線２０との上方の部分の酸化珪素がエ
ッチングされ過ぎ、凹状にへこんでしまうことを注意し
なければならない。
が優先的にエッチングされることとなる。こうして、
（Ｃ）に示すような平坦な形状にエッチングを行うこと
ができる。この際、エッチングを行い過ぎると凸部２５
と２６と２７とでしで示される下部の部分が凹状にへこ
んでしまうので注意が必要である。即ち、電極１８とゲ
イト電極１９と配線２０との上方の部分の酸化珪素がエ
ッチングされ過ぎ、凹状にへこんでしまうことを注意し
なければならない。
【００２９】図１（Ｃ）に示す状態を得たら、アルミニ
ウムやその他の金属、あるいはアルミニウムと他の金属
との積層体でもって、ＴＦＴのソースまたはドレインに
接続された電極２０２とＴＦＴのドレインまたはソース
に接続された配線２０３を形成する。
ウムやその他の金属、あるいはアルミニウムと他の金属
との積層体でもって、ＴＦＴのソースまたはドレインに
接続された電極２０２とＴＦＴのドレインまたはソース
に接続された配線２０３を形成する。
【００３０】電極２０２は酸化物層２１を介して電極１
８とキャパシタを構成している。ここで、酸化珪素膜２
４の表面を平坦または滑らかな面とすることができの
で、配線の段切れや不安定さの問題がない構造とするこ
とができる。さらに、所定の容量をバラツキ無く得るこ
とができる。
８とキャパシタを構成している。ここで、酸化珪素膜２
４の表面を平坦または滑らかな面とすることができの
で、配線の段切れや不安定さの問題がない構造とするこ
とができる。さらに、所定の容量をバラツキ無く得るこ
とができる。
【００３１】一方、配線２０３は、配線２０と直交する
形で存在するが、配線２０上部が平坦であるので、配線
の段切れや不良が生じない構成とすることができる。
形で存在するが、配線２０上部が平坦であるので、配線
の段切れや不良が生じない構成とすることができる。
【００３２】〔実施例２〕本実施例の作製工程を図２に
示す。図２において、（Ｂ）の工程までは図１（Ｂ）ま
での工程と同一である。本実施例においては、図２
（Ｃ）に示す状態を得た後、ＳｉＯＦ膜２４を２０００
Å程度の厚さに形成したことを特徴とする。このＳｉＯ
Ｆ膜は、プラズマＣＶＤ法によって形成される。ＳｉＯ
Ｆ膜２４は、帯電防止膜として機能する。即ち、ＴＦＴ
は静電気によって破壊されるのを防ぐために設けられ
る。このＳｉＯＦは、ＮａイオンをＮａＦとして中和す
ることができるため、正の可動イオンに対する耐性を高
めることができる。しかしＦが負の電荷を帯びやすいの
で、半導体表面とＳｉＯＦ膜との間にＳｉＯ2 膜を介在
させ、負の電荷の通過をＳｉＯ2 膜によって防止する構
成とすることが望ましい。
示す。図２において、（Ｂ）の工程までは図１（Ｂ）ま
での工程と同一である。本実施例においては、図２
（Ｃ）に示す状態を得た後、ＳｉＯＦ膜２４を２０００
Å程度の厚さに形成したことを特徴とする。このＳｉＯ
Ｆ膜は、プラズマＣＶＤ法によって形成される。ＳｉＯ
Ｆ膜２４は、帯電防止膜として機能する。即ち、ＴＦＴ
は静電気によって破壊されるのを防ぐために設けられ
る。このＳｉＯＦは、ＮａイオンをＮａＦとして中和す
ることができるため、正の可動イオンに対する耐性を高
めることができる。しかしＦが負の電荷を帯びやすいの
で、半導体表面とＳｉＯＦ膜との間にＳｉＯ2 膜を介在
させ、負の電荷の通過をＳｉＯ2 膜によって防止する構
成とすることが望ましい。
【００３３】図２（Ｃ）に示す状態を得たら、電極２０
５と配線２０６を形成して回路を完成させる。
５と配線２０６を形成して回路を完成させる。
【００３４】本実施例の構成は、エッチングによって薄
くなった絶縁膜の膜厚を補うために利用することができ
る。
くなった絶縁膜の膜厚を補うために利用することができ
る。
【００３５】〔実施例３〕本実施例の作製工程を図３に
示す。本実施例において、図３（Ａ）の状態を得るまで
は図１（Ａ）で説明したのと同様に工程による。図３
（Ａ）に示す状態を得たら、まず酸化珪素膜２４を５０
００Åの厚さに成膜する。次に、窒化珪素膜３１を３０
００Åの厚さに成膜する。
示す。本実施例において、図３（Ａ）の状態を得るまで
は図１（Ａ）で説明したのと同様に工程による。図３
（Ａ）に示す状態を得たら、まず酸化珪素膜２４を５０
００Åの厚さに成膜する。次に、窒化珪素膜３１を３０
００Åの厚さに成膜する。
【００３６】こうして図３（Ｂ）に示す状態を得る。こ
の状態で、凸部２５と２６と２７が形成される。ここ
で、電極１８と電極１９と配線２０との負のバイアスを
加えながら図５に示す装置を用いてＲＩＥ法によるエッ
チングを行うことによって、図３（Ｃ）に状態を得る。
の状態で、凸部２５と２６と２７が形成される。ここ
で、電極１８と電極１９と配線２０との負のバイアスを
加えながら図５に示す装置を用いてＲＩＥ法によるエッ
チングを行うことによって、図３（Ｃ）に状態を得る。
【００３７】さらに、電極３２と配線３３とを形成する
ことにより、図３（Ｄ）に示す構成を得る。
ことにより、図３（Ｄ）に示す構成を得る。
【００３８】〔実施例４〕本実施例の作製工程を図４に
示す。まず、図１（Ａ）に示した状態を実施例１で示し
た方法を用いて得る。次に酸化珪素膜２４をＴＥＯＳを
原料としたプラズマＣＶＤ法によって３０００Åの厚さ
に形成する。次にＳｉＯＦ膜３１をプラズマＣＶＤ法に
より１５００Åの厚さに成膜する。（図４（Ｂ））
示す。まず、図１（Ａ）に示した状態を実施例１で示し
た方法を用いて得る。次に酸化珪素膜２４をＴＥＯＳを
原料としたプラズマＣＶＤ法によって３０００Åの厚さ
に形成する。次にＳｉＯＦ膜３１をプラズマＣＶＤ法に
より１５００Åの厚さに成膜する。（図４（Ｂ））
【００３９】ここで、電極１８と電極１９と配線２０と
の負のバイアスを加えながら図５に示す装置を用いてＲ
ＩＥ法によるエッチングを行う。こうして、酸化珪素膜
２４とＳｉＯＦ膜３１との多層膜を平坦な表面を有する
ものとする。次に酸化珪素膜４１を２０００Åの厚さに
ＴＥＯＳを原料としたプラズマＣＶＤ法でもって形成す
る。（図４（Ｃ））
の負のバイアスを加えながら図５に示す装置を用いてＲ
ＩＥ法によるエッチングを行う。こうして、酸化珪素膜
２４とＳｉＯＦ膜３１との多層膜を平坦な表面を有する
ものとする。次に酸化珪素膜４１を２０００Åの厚さに
ＴＥＯＳを原料としたプラズマＣＶＤ法でもって形成す
る。（図４（Ｃ））
【００４０】次に電極４２と配線４３とを形成し、回路
を完成する。（図４（Ｄ））
を完成する。（図４（Ｄ））
【００４１】
【発明の効果】本発明の構成を採用することで、電極ま
たは配線を覆って設けられた絶縁膜を選択的に除去する
ことができる。従って、図１（Ｂ）の２５〜２７で示さ
れるような、絶縁膜の凸部を選択的に除去することがで
きる。そして平坦な絶縁膜表面を得ることができる。そ
してその表面に形成される配線の信頼性を高めることが
できる。また本発明を利用することで、信頼性の高い多
層配線を形成することができる。本発明は、広く集積回
路一般に利用できる技術である。
たは配線を覆って設けられた絶縁膜を選択的に除去する
ことができる。従って、図１（Ｂ）の２５〜２７で示さ
れるような、絶縁膜の凸部を選択的に除去することがで
きる。そして平坦な絶縁膜表面を得ることができる。そ
してその表面に形成される配線の信頼性を高めることが
できる。また本発明を利用することで、信頼性の高い多
層配線を形成することができる。本発明は、広く集積回
路一般に利用できる技術である。
【図１】 実施例の作製工程を示す。
【図２】 実施例の作製工程を示す。
【図３】 実施例の作製工程を示す。
【図４】 実施例の作製工程を示す。
【図５】 エッチング装置の概要を示す。
【図６】 従来における配線や電極の状態を示す。
１１・・・・・ガラス基板 １２・・・・・下地膜（酸化珪素膜） １３・・・・・ソース／ドレイン領域 １６・・・・・ドレイン／ソース領域 １５・・・・・チャネル形成領域 １４・・・・・オフセットゲイト領域 １７・・・・・酸化珪素膜 １８・・・・・キャパシタの一方を構成する電極 １９・・・・・ゲイト電極 ２０・・・・・配線 ２１〜２３・・酸化物層 ２５〜２７・・凸部 ２４・・・・・酸化珪素膜 ２２・・・・・電極 ２３・・・・・配線 ５１・・・・・チャンバー ５２、５３・・電極 ５４・・・・・高周波電源 ５５・・・・・ホルダー ５６・・・・・サンプル ５７・・・・・バイアス電源 ５８・・・・・ガス供給系 ５９・・・・・真空ポンプ ２０２・・・・電極 ２０３・・・・配線 ２０５・・・・電極 ２０６・・・・配線
Claims (8)
- 【請求項１】 基板上に配線または電極を形成する工程
と、 前記配線を覆って絶縁膜を形成する工程と、 前記配線にバイアス電圧を加えながら前記絶縁膜を気相
法によりエッチングする工程と、 を有することを特徴とする電子装置の作製方法。 - 【請求項２】 基板上に配線または電極を形成する工程
と、 前記配線を覆って絶縁膜を形成する工程と、 前記配線にバイアス電圧を加えながら前記絶縁膜を気相
法によりエッチングすることにより、前記配線上部の絶
縁膜を選択的にエッチングする工程と、 を有することを特徴とする電子装置の作製方法。 - 【請求項３】 基板上に配線パターンを形成する工程
と、 前記配線パターンの少なくとも一部を覆って絶縁物を形
成する工程と、 前記配線パターンにバイアス電圧を加えながら気相法に
よるエッチングを行う工程と、 を有することを特徴とする電子装置の作製方法。 - 【請求項４】 基板上に配線パターンを形成する工程
と、 前記配線パターンの少なくとも一部を覆って絶縁物を形
成する工程と、 前記配線パターンにバイアス電圧を加えながら気相法に
よるエッチングを行い前記配線パターンに沿って前記絶
縁物を主として選択的にエッチングし、前記絶縁物表面
を平坦または滑らかな連続表面とする工程と、 を有することを特徴とする電子装置の作製方法。 - 【請求項５】 基板上に配線または電極を形成する工程
と、 前記配線を陽極酸化してその周囲に絶縁物を形成する工
程と、 前記絶縁物がその周囲に形成された前記配線を覆って気
相法により絶縁膜を形成する工程と、 前記配線にバイアス電圧を加えながら前記絶縁膜を気相
法によりエッチングすることにより、前記配線上部の絶
縁膜を選択的にエッチングする工程と、 を有することを特徴とする電子装置の作製方法。 - 【請求項６】 請求項１乃至請求項５において、バイア
ス電圧が直流電圧または交流電圧またはパルス電圧また
はそれらの組み合わせであることを特徴とする電子装置
の作製方法。 - 【請求項７】 請求項１乃至請求項５において、気相法
によるエッチングがＲＩＥ法であることを特徴とする電
子装置の作製方法。 - 【請求項８】 請求項１乃至請求項５において、絶縁膜
が酸化珪素、窒化珪素リンガラスまたは硼素ガラスから
選ばれた少なくとも２種類からなる多層膜であることを
特徴とする電子装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5486694A JPH07240411A (ja) | 1994-02-28 | 1994-02-28 | 電子装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5486694A JPH07240411A (ja) | 1994-02-28 | 1994-02-28 | 電子装置の作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07240411A true JPH07240411A (ja) | 1995-09-12 |
Family
ID=12982517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5486694A Pending JPH07240411A (ja) | 1994-02-28 | 1994-02-28 | 電子装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07240411A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002329720A (ja) * | 2001-04-27 | 2002-11-15 | Samco International Inc | デバイス用保護膜及びその作製方法 |
| JP2003045671A (ja) * | 2001-05-22 | 2003-02-14 | Semiconductor Energy Lab Co Ltd | 発光装置およびその作製方法 |
| US7408191B2 (en) | 2001-05-22 | 2008-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Luminescent device and process of manufacturing the same |
-
1994
- 1994-02-28 JP JP5486694A patent/JPH07240411A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002329720A (ja) * | 2001-04-27 | 2002-11-15 | Samco International Inc | デバイス用保護膜及びその作製方法 |
| JP2003045671A (ja) * | 2001-05-22 | 2003-02-14 | Semiconductor Energy Lab Co Ltd | 発光装置およびその作製方法 |
| US7408191B2 (en) | 2001-05-22 | 2008-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Luminescent device and process of manufacturing the same |
| US8022404B2 (en) | 2001-05-22 | 2011-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Luminescent device and process of manufacturing the same |
| US8450741B2 (en) | 2001-05-22 | 2013-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Luminescent device and process of manufacturing the same |
| US8803152B2 (en) | 2001-05-22 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Luminescent device and process of manufacturing the same |
| US9368561B2 (en) | 2001-05-22 | 2016-06-14 | Semiconductor Enery Laboratory Co., Ltd. | Luminescent device having light-emitting element and transistor |
| US9761645B2 (en) | 2001-05-22 | 2017-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Luminescent device having light emitting element and transistor |
| US10103211B2 (en) | 2001-05-22 | 2018-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Luminescent device having light-emitting element and transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7517738B2 (en) | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor | |
| US6294799B1 (en) | Semiconductor device and method of fabricating same | |
| KR0145458B1 (ko) | Mis형 반도체 장치 제작방법 | |
| KR100306829B1 (ko) | 반도체디바이스및그제조방법 | |
| US6160269A (en) | Thin film semiconductor integrated circuit | |
| JP3240724B2 (ja) | 配線形成方法 | |
| US6242343B1 (en) | Process for fabricating semiconductor device and apparatus for fabricating semiconductor device | |
| US8749069B2 (en) | Semiconductor device and method of fabricating the same | |
| US20060151835A1 (en) | Semiconductor device and method of fabricating same | |
| JPH1164887A (ja) | 薄膜トランジスタ型液晶表示装置およびその製造方法 | |
| KR100487457B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH07240411A (ja) | 電子装置の作製方法 | |
| JPH05182983A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05190508A (ja) | 薄膜のエッチング方法および積層薄膜のエッチング方法 | |
| JPH07312426A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH05326553A (ja) | スタガ型薄膜トランジスタ及びその製造方法 | |
| US6180495B1 (en) | Silicon carbide transistor and method therefor | |
| JPH0541390A (ja) | 薄膜トランジスタの製造方法 | |
| JP3132486B2 (ja) | 薄膜トランジスタ集積素子及びその製造方法 | |
| KR100480192B1 (ko) | 반도체장치및반도체장치제조방법 | |
| KR0185822B1 (ko) | 반도체장치 | |
| JPH06244131A (ja) | コンタクトホールの形成方法 | |
| JP2004146442A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| JPH09331067A (ja) | 半導体装置の製造方法 | |
| JPH0945929A (ja) | 薄膜半導体装置の製造方法 |