JPH01202019A - パルス整形回路 - Google Patents
パルス整形回路Info
- Publication number
- JPH01202019A JPH01202019A JP8825788A JP2578888A JPH01202019A JP H01202019 A JPH01202019 A JP H01202019A JP 8825788 A JP8825788 A JP 8825788A JP 2578888 A JP2578888 A JP 2578888A JP H01202019 A JPH01202019 A JP H01202019A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- pulse
- mono
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007493 shaping process Methods 0.000 title claims description 10
- 230000000630 rising effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分ｊ？〕
本発明はディジタル回路において、ある時間よシ短かい
パルス信号をカットし、それ以上のパルス信号のみを伝
達するパルス整形回路に関するものである。
パルス信号をカットし、それ以上のパルス信号のみを伝
達するパルス整形回路に関するものである。
従来のパルス整形回路の一例を第３図に示し説明する。
図において、３１は遅延回路、３２は入力ディジタルパ
ルス信号ａの立ち上がりをトリガとしである一定の長さ
ｔのパルスを出力するモノマルチプレクサ回路、３３は
入力ディジタルパルス信号ａの立ち下がりをトリガとし
てモノマルチプレクサ回路３２と同一パルス幅ｔのパル
スを出力するモノマルチプレクサ回路である。ここで、
ｔは、モノマルチプレクサ回路３２．３３で、それ以下
ではカットされ、それ以上では伝達されるパルス時間で
あり、２個のモノマルチプレクサ回路３２゜３３のＲ，
Ｃで決定される。３４．３５は論理積回路である。
ルス信号ａの立ち上がりをトリガとしである一定の長さ
ｔのパルスを出力するモノマルチプレクサ回路、３３は
入力ディジタルパルス信号ａの立ち下がりをトリガとし
てモノマルチプレクサ回路３２と同一パルス幅ｔのパル
スを出力するモノマルチプレクサ回路である。ここで、
ｔは、モノマルチプレクサ回路３２．３３で、それ以下
ではカットされ、それ以上では伝達されるパルス時間で
あり、２個のモノマルチプレクサ回路３２゜３３のＲ，
Ｃで決定される。３４．３５は論理積回路である。
第４図は第３図の動作説明に供するタイムチャートで、
（ａ）は入力ディジタルパルス信号ａを示したものであ
り、（ｂ）は遅延回路３１の出力信号ｂ１（ｃ）はモノ
マルチプレクサ回路３２の出力信号Ｃ１（ｄ）はモノマ
ルチプレクサ回路３３の出力信号ｄ１（ｅ）は論理積回
路３４の出力信号ｅ、（ｆ）は論理積回路３５の出力信
号ｆを示したものである。ここで、この論理積回路３４
．３５の各出力信号ｅ、ｆは出力ディジタルパルス信号
である。
（ａ）は入力ディジタルパルス信号ａを示したものであ
り、（ｂ）は遅延回路３１の出力信号ｂ１（ｃ）はモノ
マルチプレクサ回路３２の出力信号Ｃ１（ｄ）はモノマ
ルチプレクサ回路３３の出力信号ｄ１（ｅ）は論理積回
路３４の出力信号ｅ、（ｆ）は論理積回路３５の出力信
号ｆを示したものである。ここで、この論理積回路３４
．３５の各出力信号ｅ、ｆは出力ディジタルパルス信号
である。
つぎに第３図に示す回路の動作を第４図を参照して説明
する。
する。
いま、入力ディジタルパルス信号ａ（第４図（ａ）参照
）の中に示すパルス時間ｔより短かいカットしたい不要
パルス（図破線部）が”Ｈ”の状態、”Ｌ”の状態でそ
れぞれ１回入力されたとする。このとき、モノマルチプ
レクサ回路３２は、入力ディジタルパルス信号ａの立ち
上が９で動作するため、この人力ディジタルパルス信号
ａの最初の“Ｈ”の状態になるアップエツジと“Ｌ”状
態のときの不要パルスのアップエツジをトリガとして、
パルス幅（パルス時間）ｔのパルスを出力する。一方、
モノマルチプレクサ回路３３は、入力ディジタルパルス
信号ａの立ち下が９で動作するため、この人力ディジタ
ルパルス信号ａの″Ｈ°″状態のときの不要′パルスの
ダウンエツジと′″Ｌ”状態になるダウンエツジで動作
する。ここで、入力ディジタルパルス信号ａのＨ“状態
のときの不要パルスのアップエツジでモノマルチプレク
サ回路３２が、また、入力ディジタルパルス信号ａの’
Ｌ”状態のときの不要パルスのダウンエツジでモノマル
チプレクサ回路３３がそれぞれ動作しないのは、お互い
、相手の出力パルスを自分のクリア端子に入力されてい
るからである。
）の中に示すパルス時間ｔより短かいカットしたい不要
パルス（図破線部）が”Ｈ”の状態、”Ｌ”の状態でそ
れぞれ１回入力されたとする。このとき、モノマルチプ
レクサ回路３２は、入力ディジタルパルス信号ａの立ち
上が９で動作するため、この人力ディジタルパルス信号
ａの最初の“Ｈ”の状態になるアップエツジと“Ｌ”状
態のときの不要パルスのアップエツジをトリガとして、
パルス幅（パルス時間）ｔのパルスを出力する。一方、
モノマルチプレクサ回路３３は、入力ディジタルパルス
信号ａの立ち下が９で動作するため、この人力ディジタ
ルパルス信号ａの″Ｈ°″状態のときの不要′パルスの
ダウンエツジと′″Ｌ”状態になるダウンエツジで動作
する。ここで、入力ディジタルパルス信号ａのＨ“状態
のときの不要パルスのアップエツジでモノマルチプレク
サ回路３２が、また、入力ディジタルパルス信号ａの’
Ｌ”状態のときの不要パルスのダウンエツジでモノマル
チプレクサ回路３３がそれぞれ動作しないのは、お互い
、相手の出力パルスを自分のクリア端子に入力されてい
るからである。
一方、遅延回路３１はモノマルチプレクサの動作時間を
考慮して、ヒゲ発生防止のために設けたものである。よ
って、この遅延回路３１の出力信号ｂ（第４図（ｂ）参
照）とモノマルチプレクサ回路３２の出力信号Ｃ（第４
図（ｅ）参照）の論理積は論理積回路３４の出力信号ｅ
（第４図（ｅ）参照）となり、最終的に、不要パルスが
カットされた論理積回路３４の出力信号ｅとモノマルチ
プレクサ回路３３の出力信号ｄ（第４図（ｄ）参照）の
論理積の信号ｆ（第４図α）参照）が得られる。
考慮して、ヒゲ発生防止のために設けたものである。よ
って、この遅延回路３１の出力信号ｂ（第４図（ｂ）参
照）とモノマルチプレクサ回路３２の出力信号Ｃ（第４
図（ｅ）参照）の論理積は論理積回路３４の出力信号ｅ
（第４図（ｅ）参照）となり、最終的に、不要パルスが
カットされた論理積回路３４の出力信号ｅとモノマルチ
プレクサ回路３３の出力信号ｄ（第４図（ｄ）参照）の
論理積の信号ｆ（第４図α）参照）が得られる。
上述した従来のパルス整形回路では、入力信号に、 不
要パルスとして、モノマルチプレクサの動作時間が問題
になる程の極めて短かいパルスが存在した場合、例えば
、不要パルスの立ち上がりでモノマルチプレクサのトリ
ガのかかる必要があるときに、立ち下がりの方でトリガ
のかかる可能性があり、そのため、誤動作を起こし、出
力信号に、その影響による別の不要パルスを出力すると
いう課題があった。
要パルスとして、モノマルチプレクサの動作時間が問題
になる程の極めて短かいパルスが存在した場合、例えば
、不要パルスの立ち上がりでモノマルチプレクサのトリ
ガのかかる必要があるときに、立ち下がりの方でトリガ
のかかる可能性があり、そのため、誤動作を起こし、出
力信号に、その影響による別の不要パルスを出力すると
いう課題があった。
例えば、第３図および第４図において、モノマルチプレ
クサ回路３３の出力信号ｄの最初の”Ｌ”レベル信号（
このとき、モノマルチプレクサ回路３２の出力信号Ｃは
′″Ｈ”レベル）が１、逆にモノマルチプレクサ回路３
２の出力信号Ｃが”Ｌ”レベル信号（このとき、モノマ
ルチプレクサ回路３３の出力信号ｄは″Ｈ″レベル）と
なった場合、その影響で、期待されないパルスが出力デ
ィジタルパルス信号ｆに現われることは明らかである。
クサ回路３３の出力信号ｄの最初の”Ｌ”レベル信号（
このとき、モノマルチプレクサ回路３２の出力信号Ｃは
′″Ｈ”レベル）が１、逆にモノマルチプレクサ回路３
２の出力信号Ｃが”Ｌ”レベル信号（このとき、モノマ
ルチプレクサ回路３３の出力信号ｄは″Ｈ″レベル）と
なった場合、その影響で、期待されないパルスが出力デ
ィジタルパルス信号ｆに現われることは明らかである。
本発明のパルス整形回路は、デイジタルノくルス信号の
立ち上がシをトリガとして一定時間のパルス信号を出力
する第１のモノマルチプレクサ回路と、上記ディジタル
パルス信号の立ち下がりをトリガとして一定時間のパル
ス信号を出力する第２のモノマルチプレクサ回路と、上
記第１および第２のモノマルチプレクサ回路の各出力信
号を入力信号とする排他的論理和回路と、この排他的論
理和回路出力信号とクロックとを入力信号とする論理積
回路と、上記ディジタルパルス信号をデータ入力信号に
しかつ上記論理積回路の出力信号をクロック入力信号と
するフリップフロップ回路とを有するものである。
立ち上がシをトリガとして一定時間のパルス信号を出力
する第１のモノマルチプレクサ回路と、上記ディジタル
パルス信号の立ち下がりをトリガとして一定時間のパル
ス信号を出力する第２のモノマルチプレクサ回路と、上
記第１および第２のモノマルチプレクサ回路の各出力信
号を入力信号とする排他的論理和回路と、この排他的論
理和回路出力信号とクロックとを入力信号とする論理積
回路と、上記ディジタルパルス信号をデータ入力信号に
しかつ上記論理積回路の出力信号をクロック入力信号と
するフリップフロップ回路とを有するものである。
本発明においては、２つのモノマルチプレクサのいずれ
の動作に対しても、クロックが制御されるため、そのク
ロックによって確実にカットされた信号を出力する。
の動作に対しても、クロックが制御されるため、そのク
ロックによって確実にカットされた信号を出力する。
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明によるパルス整形回路の一実施例を示す
ブロック図である。
ブロック図である。
図において、１はディジタルパルス信号の立ち上がりを
トリガとして一定時間のパルス信号を出力するモノマル
チプレクサ回路、２はディジタルパルス信号の立ち下が
りをトリガとして一定時間のパルス信号を出力するモノ
マルチプレクサ回路で、これらモノマルチプレクサ回路
１．２はそれぞれディジタルパルス信号の立ち上がりお
よび立ち下がりをトリガとしである一定の長さｔのパル
スを出力するように構成されている。ここで、ｔはこの
モノマルチプレクサ回路１．２で、それ以下ではカット
され、それ以上では伝達されるパルス時間で６９．２個
のモノマルチプレクサのＲ９Ｃで決定される。３はモノ
マルチプレクサ回路１の出力信号とモノマルチプレクサ
回路２の出力信号を入力信号とする排他的論理和回路、
４はこの排他的論理和回路４の出力信号とクロックと金
入力信号とする論理積回路、５はデイジタルノ（ルス信
号をデータ入力信号にしかつ論理積回路４の出力信号を
クロック入力信号とするフリップフロップ回路である。
トリガとして一定時間のパルス信号を出力するモノマル
チプレクサ回路、２はディジタルパルス信号の立ち下が
りをトリガとして一定時間のパルス信号を出力するモノ
マルチプレクサ回路で、これらモノマルチプレクサ回路
１．２はそれぞれディジタルパルス信号の立ち上がりお
よび立ち下がりをトリガとしである一定の長さｔのパル
スを出力するように構成されている。ここで、ｔはこの
モノマルチプレクサ回路１．２で、それ以下ではカット
され、それ以上では伝達されるパルス時間で６９．２個
のモノマルチプレクサのＲ９Ｃで決定される。３はモノ
マルチプレクサ回路１の出力信号とモノマルチプレクサ
回路２の出力信号を入力信号とする排他的論理和回路、
４はこの排他的論理和回路４の出力信号とクロックと金
入力信号とする論理積回路、５はデイジタルノ（ルス信
号をデータ入力信号にしかつ論理積回路４の出力信号を
クロック入力信号とするフリップフロップ回路である。
第２図は第１図の動作説明に供するタイムチャートで、
（ａ）は入力ディジタルパルス信号ａを示したものであ
り、Φ）は上記パルス時間ｔに対し短かい周期τ（τ＜
１ ）のクロック信号す、（ｃ）はモノマルチプレクサ
回路１の出力信号ｃ、（ｄ）はモノマルチプレクサ回路
２の出力信号ｄ、（ｅ）はクロック制御信号ｅ、（ｆ）
はフリップフロップ人力クロック信号ｆ、（ｇ）は出力
ディジタルパルス信号ｇを示したものである。
（ａ）は入力ディジタルパルス信号ａを示したものであ
り、Φ）は上記パルス時間ｔに対し短かい周期τ（τ＜
１ ）のクロック信号す、（ｃ）はモノマルチプレクサ
回路１の出力信号ｃ、（ｄ）はモノマルチプレクサ回路
２の出力信号ｄ、（ｅ）はクロック制御信号ｅ、（ｆ）
はフリップフロップ人力クロック信号ｆ、（ｇ）は出力
ディジタルパルス信号ｇを示したものである。
つぎに第１図に示す実施例の動作を第２図を参照して説
明する。
明する。
いま、入力ディジタルパルス信号ａ（第２図（ＩＬ）参
照）の中に示すパルス時間ｔより短かいカットしたい不
要パルス（図波線部）が“Ｈ”の状態、”Ｌ”の状態で
それぞれ１回入力されたとする。
照）の中に示すパルス時間ｔより短かいカットしたい不
要パルス（図波線部）が“Ｈ”の状態、”Ｌ”の状態で
それぞれ１回入力されたとする。
このとき、モノマルチプレクサ回路１は入力ディジタル
パルス信号ａの立ち上がりで動作するため、この人力デ
ィジタルパルス信号ａの最初の“Ｈ”の状態になるアッ
プエツジと、゛Ｌ″状態のときの不Ｗパルスのアップエ
ツジをトリガとして動作し、また、モノマルチプレクサ
回路２は入力ディジタルパルス信号ａの立ち下がりで動
作するため、入力ディジタルパルス信号ａの”Ｈ”状態
のときの不要パルスのダウンエツジと、１Ｌ”状態にな
るダウンエツジで動作する。ここで、入力ディジタルパ
ルス信号ａの”Ｈ”状態のときの不要パルスのアップエ
ツジで、モノマルチプレクサ回路１が、また入力ディジ
タルパルス信号ａのＬ”状態のときの不要パルスのダウ
ンエツジでモノマルチプレクサ回路２がそれぞれ動作し
ないのはお互い相手の出力パルスを自分のクリア端子に
入力されているからである。
パルス信号ａの立ち上がりで動作するため、この人力デ
ィジタルパルス信号ａの最初の“Ｈ”の状態になるアッ
プエツジと、゛Ｌ″状態のときの不Ｗパルスのアップエ
ツジをトリガとして動作し、また、モノマルチプレクサ
回路２は入力ディジタルパルス信号ａの立ち下がりで動
作するため、入力ディジタルパルス信号ａの”Ｈ”状態
のときの不要パルスのダウンエツジと、１Ｌ”状態にな
るダウンエツジで動作する。ここで、入力ディジタルパ
ルス信号ａの”Ｈ”状態のときの不要パルスのアップエ
ツジで、モノマルチプレクサ回路１が、また入力ディジ
タルパルス信号ａのＬ”状態のときの不要パルスのダウ
ンエツジでモノマルチプレクサ回路２がそれぞれ動作し
ないのはお互い相手の出力パルスを自分のクリア端子に
入力されているからである。
よって、これらモノマルチプレクサ回路１，２の各出力
信号の排他的論理和をとると、クロック制御信号ｅ（第
２図（ｅ）参照）となり、このクロック制御信号ｅで、
最終段のフリップフロップ回路５の入力クロックを制御
すると、フリップフロップ人力クロック信号ｆ（第２図
（ｆ）参照）が得られる。したがって、このフリップフ
ロップ人力クロック信号ｆをクロックとしてフリップフ
ロップ回路５が入力ディジタルパルス信号ａをラッチし
、不要パルスがカットされた出力ディジタルパルス信号
ｇ（第２回位）参照）が出力される。
信号の排他的論理和をとると、クロック制御信号ｅ（第
２図（ｅ）参照）となり、このクロック制御信号ｅで、
最終段のフリップフロップ回路５の入力クロックを制御
すると、フリップフロップ人力クロック信号ｆ（第２図
（ｆ）参照）が得られる。したがって、このフリップフ
ロップ人力クロック信号ｆをクロックとしてフリップフ
ロップ回路５が入力ディジタルパルス信号ａをラッチし
、不要パルスがカットされた出力ディジタルパルス信号
ｇ（第２回位）参照）が出力される。
以上説明したように、本発明は、２つのモノマルチプレ
クサのいずれの動作に対しても、クロックが制御される
ため、そのクロックによって、確実に不要パルスのカッ
トされた信号を出力するパルス整形回路を実現すること
ができる効果がある。
クサのいずれの動作に対しても、クロックが制御される
ため、そのクロックによって、確実に不要パルスのカッ
トされた信号を出力するパルス整形回路を実現すること
ができる効果がある。
第１図は本発明によるパルス整形回路の一実施例を示す
ブロック図、第２図は第１図の動作説明に供するタイム
チャート、第３図は従来のパルス整形回路の一例を示す
ブロック図、第４図は第３図の動作説明に供するタイム
チャートである。 １．２・・・・モノマルチプレクサ回路、３・・・・排
他的論理和回路、４・・・・論理積回路、５・・・・フ
リップフロップ回路。
ブロック図、第２図は第１図の動作説明に供するタイム
チャート、第３図は従来のパルス整形回路の一例を示す
ブロック図、第４図は第３図の動作説明に供するタイム
チャートである。 １．２・・・・モノマルチプレクサ回路、３・・・・排
他的論理和回路、４・・・・論理積回路、５・・・・フ
リップフロップ回路。
Claims (1)
- ディジタルパルス信号の立ち上がりをトリガとして一定
時間のパルス信号を出力する第１のモノマルチプレクサ
回路と、前記ディジタルパルス信号の立ち下がりをトリ
ガとして一定時間のパルス信号を出力する第２のモノマ
ルチプレクサ回路と、前記第１および第２のモノマルチ
プレクサ回路の各出力信号を入力信号とする排他的論理
和回路と、この排他的論理和回路の出力信号とクロック
とを入力信号とする論理積回路と、前記ディジタルパル
ス信号をデータ入力信号にしかつ前記論理積回路の出力
信号をクロック入力信号とするフリップフロップ回路と
を有することを特徴とするパルス整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8825788A JPH01202019A (ja) | 1988-02-08 | 1988-02-08 | パルス整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8825788A JPH01202019A (ja) | 1988-02-08 | 1988-02-08 | パルス整形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01202019A true JPH01202019A (ja) | 1989-08-15 |
Family
ID=12175570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8825788A Pending JPH01202019A (ja) | 1988-02-08 | 1988-02-08 | パルス整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01202019A (ja) |
-
1988
- 1988-02-08 JP JP8825788A patent/JPH01202019A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5604452A (en) | Clock generator using a state machine to switch between two offset clocks | |
| JPH01155711A (ja) | 論理回路 | |
| US5117443A (en) | Method and apparatus for operating at fractional speeds in synchronous systems | |
| US5233638A (en) | Timer input control circuit and counter control circuit | |
| US4988892A (en) | Method and circuit for generating dependent clock signals | |
| US4933571A (en) | Synchronizing flip-flop circuit configuration | |
| JPH01202019A (ja) | パルス整形回路 | |
| JPH01261913A (ja) | パルス整形回路 | |
| JPH02124627A (ja) | クロックドライバー回路 | |
| JPH03204222A (ja) | クロックドライバー回路 | |
| JP2545986B2 (ja) | 論理パス多重化方式 | |
| SU1091162A2 (ru) | Блок приоритета | |
| JPH0738399A (ja) | 双方向バッファ回路 | |
| JPH08321750A (ja) | クロック信号切換回路 | |
| JPH01212018A (ja) | パルスノイズ除去回路 | |
| JPS63105513A (ja) | 同期クロツクの変更方法およびその装置 | |
| JPH0691432B2 (ja) | フリツプフロツプ回路 | |
| SU591859A1 (ru) | Устройство дл формировани остатка по модулю три | |
| JP3084856B2 (ja) | 双方向バッファ回路 | |
| JPH0444967B2 (ja) | ||
| SU1599969A1 (ru) | Однофазный D-триггер | |
| JPS6359017A (ja) | パルス発生回路 | |
| JPH0210418A (ja) | 同期化論理回路 | |
| JPS63282820A (ja) | クロック信号切換え方式 | |
| JPH01231103A (ja) | プログラマブル・コントローラ |