JPH01198799A - 遅延信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、例えばエコー効果を発生させるエコー処理回
路等に使用できる遅延信号処理回路に関する。

（従来の技術） 音響装置には、種々の効果音を発生させるものがある。

例えばカラオケ装置のエコー効果及びサラウンド効果は
その代表的なもので、従来から様々な回路によってこの
エコー効果及びサラウンド効果を得ている。

一般に、エコー効果及びサラウンド効果を発生させる場
合には、入力信号を１０〜数１００ミリｓｅｃ遅延させ
る必要がある。これらの信号の遅延には、従来電気機械
変換トランスデユーサ等を使用した機械的な遅延回路や
、ＢＢＤ　（パケット・ブリゲーテッド・デイバイス）
等のアナログ遅延回路が用いられていた。ところが、近
年これらエコー効果等はその性能向上のために、この遅
延回路をデジタル信号処理して実現することも広く行な
われている。

（発明が解決しようとする課題） ところで、遅延回路をデジタル信号処理によって実現し
ようとする場合、アナログ入力信号をデジタル信号に変
換した後これをメモリ等に記憶し、その後所定のタイミ
ングでメモリ等から呼び出して、再びアナログ信号に変
換して出力するといった処理が必要になる。アナログ信
号のデジタル変換には、ごく一般的にはアナログ信号を
数ビツト構成のパラレルデジタル信号に変換する、いわ
ゆるアナログ−デジタル変換器（Ａ−Ｄ変換器）が使用
される。

ところがこのような変換器は、信号品位を高く保つため
に、サンプルホールド回路等高価なアナログ回路が必要
となる。また、Ａ−Ｄ変換器は、直線量子化方式による
ものが一般的であるが、ＤＰＣＭ（差分パルス・コード
・モジュレイショ：／）　やＡＤＰｃＭ　（適応型Ｄ　
Ｐ　ｃＭ）と呼ばれる、いわゆる差分量子化方式による
ものも知られている。この方式を用いたＡ−Ｄ変換器は
、高価なアナログ回路を必要としない利点を有している
。しかしながら、そのサンプリング周波数が高くなるの
で、大容量のメモリや高速のデジタルＩＣ（集積回路）
が必要となり、回路全体が高価になってしまうといった
難点があった。

さらに、いずれの方式による場合にも、メモリから呼び
出されたデジタル信号を再びアナログ信号に変換するた
めにデジタル−アナログ変換器（Ｄ−Ａ変換器）が必要
となり、デジタル信号処理の入出力部において、回路構
成が複雑になり、そのコストダウンを妨げる要因となっ
ていた。

本発明は以上の点に着目してなされたもので、アナログ
−デジタル信号変換部とデジタル−アナログ信号変換部
を簡素化し、そのコストダウンを図り、かつ十分高品位
な信号処理を行なうことができるエコー効果及びサラウ
ンド効果等を実現する為の遅延信号処理回路を提供する
ことを目的とするものである。

（課題を解決するための手段） 本発明の遅延信号処理回路は、アナログ信号をデジタル
信号に変換し、このデジタル信号を前記アナログ信号と
混合し、この混合した信号と前記アナログ−デジタル変
換時に生じるノイズを必要帯域内で減少させる回路手段
とを備えた信号変換回路と、この信号変換回路が送出す
るシリアルデジタル信号を一時格納するメモリと、この
メモリの入出力のコントロールを制御するメモリコント
ローラと、前記メモリから読出された信号の高調波成分
を除去するローパスフィルタとを備えたことを特徴とす
るものである。

（作用） 以上の回路は、アナログ入力信号を受入れて、これに対
応するパルス信号を得る。このパルス信号を基準クロッ
ク等を用いて所定周期でサンプリングする。この結果得
られたデジタル信号は、メモリに格納される。エコー効
果等の遅延信号を実現するには、このメモリから一定時
間遅れた所定のタイミングで、デジタル信号を読出し、
アナログ信号に変換してアナログ入力信号と混合すれば
良い。このデジタル信号については、ローパスフィルタ
を用いてその高調波成分を除去することにより、アナロ
グ入力信号と同様の信号に復元することができる。上記
シリアルデジタル信号は、パルス信号をそのままサンプ
リングして得たものだからである。以上の結果、サンプ
ルホールド回路なしで比較的低いサンプリング周波数に
よってデジタル信号処理を行なうことができる。

（実施例） 第１図は、本発明の遅延信号処理回路を適用したエコー
処理回路を示すブロック図である。

図においてこのエコー処理回路は、アナログ入力信号を
受入れる信号入力端子１と、２つの混合回路２及び３と
、エコー処理後の信号を出力する信号出力端子４と、ロ
ーパスフィルタ５と、ノイズシェイピング付信号変換回
路６と、入力回路７と、タイミングコントローラ８と、
メモリコントローラ９と、メモリ１０と、出力回路１１
と、ローパスフィルタ１２とを備えており、本発明の遅
延信号処理回路は、ノイズシェイピング付信号変換回路
６と、メモリコントローラ９と、メモリ１０と、ローパ
スフィルタ１２とから構成されている。

信号入力端子１は、外部回路からエコー処理すべきアナ
ログ入力信号を受入れるための端子である。混合回路２
及び３は、いづれもその２つの入力端子２ａ、２ｂ、３
ａ、３ｂから入力されたアナログ入力信号を混合して、
出力端子２Ｃ１３Ｃに出力する既知の回路である。この
例では、混合回路２は、原アナログ入力信号と、エコー
処理信号とを受入れ、これをローパスフィルタ５に出力
するよう結線されている。また混合回路３は、原アナロ
グ入力信号とエコー処理後の信号とを受入れ、これを信
号出力端子４に向けて出力するよう結線されている。

またローパスフィルタ５は、混合回路２から受入れたア
ナログ入力信号の高周波成分を除去して、ノイズシェイ
ピング付信号変換回路６に向けて出力する回路である。

ここでは、エコー効果に必要な帯域、例えば７〜８’ｋ
　Ｈｚ程度以下の信号成分を通過させ、アナログ入力信
号の高域をカットする。本発明の遅延信号処理回路を構
成するノイズシェイピング付信号変換回路６は、このロ
ーパスフィルタ５から入力するアナログ入力信号を受入
れて、帯域内の量子化のノイズを抑圧してデジタル信号
に変換する回路である。

第２図に、このノイズシェイピング付信号変換回路６の
結線例を示した。

この回路は、図のように入力端子２１から入力する信号
を１ビツト量子化器２２を用いて処理し、その出力信号
をフリップフロップ２３に受入れ、出力端子２４にデジ
タル信号を出力する回路である。

ここで１ビツト量子化器２２は、所定のしきい値を定め
て入力信号レベルがそれより低い場合にはローレベル、
それより高い場合にはハイレベルの信号をフリップフロ
ップ２３に向けて出力する回路で、例えば比較増幅器等
によって実現されろ。フリップフロップ２３は、この１
ビットｍ子化器２２の出力信号を所定のタイミングコン
トローラ８より供給される信号２５によりサンプリング
周期Ｔで保持し、第１図に示した入力回路７に向けて出
力する回路である。このような回路によれば、第３図（
ａ）に示したような時間と共にレベルの変動するアナロ
グ入力信号を、同図（ｏ）に示したようにデジタル信号
とすることができる。

ここで１ビツト量子化器２２によってこのような処理を
行なう場合に、通常、量子化ノイズと呼ばれる一種のホ
ワイトノイズが発生する。このようなノイズは、信号の
品位を劣化させ、このままでは実用に適さない。そこで
、第２図に示したように、２つの演算回路２６．２７及
び減算回路２８と、２つの遅延回路３１．３２と、加算
回路２９．３０とから成るノイズシェイピング付信号変
換回路６を採用する。

このノイズシェイピング付信号変換回路６を使用すると
量子化ノイズを原信号（アナログ入力信号）の帯域内で
抑圧することができる。即ち、１ビツト量子化器２２（
第２図）における量子化処理後の信号を、量子化処理前
の信号と減算器２８において減算処理を行なう。この結
果を遅延回路３１に入力してｌサンプリング周期に相当
する時間Ｔだけ遅延させ、その出力を演算回路２６及び
遅延回路３２に出力する。この演算回路２６は２倍に増
幅した信号を加算回路２９に供給する。また、遅延回路
３２では遅延回路３１と同様の時間Ｔだけ信号を遅延さ
せて演算回路２７に出力する。演算回路２７は一１倍し
た信号を加算回路２９に供給する。加算回路２９では、
演算回路２６．２７の出力を加算して加算回路３０に出
力する。加算回路３０は、この加算回路２９の出力をア
ナログ入力信号に加算する。

このような処理を第４図を用いて説明すると、まず、入
力端子２１（第２図）に入力するアナログ入力信号のス
ペクトルは、同図（ａ）に示すように、そのスペクトル
が基本周波数に集中したものである。次に、出力端子２
４に出力されるデジタル信号のスペクトルは、量子化ノ
イズのスペクトラムが変形されてアナログ入力信号の主
要信号成分４０の周波数スペクトルの中間に雑音成分４
１が規則的に挟まれた信号になる。

このようなノイズシェイピング処理は、例えば文献ｒｉ
ＥＥ　Ｔｒａｎｓ、ＣＯＨ−３３，Ｐ２４９〜２５Ｂ　
Ｍａｒ、１９８５゜Ｃａｎｄｙ　Ｊ、“Ａ　Ｕｓｅ　ｏ
ｆ　Ｄｏｕｂｌｅ　Ｉｎｔｅｇｎａｔｉｏｎ　ｉｎＳｉ
ｇｍａ　Ｄｅｌｔａ　Ｍｏｄｕｌａｔｉｏｎ”　Ｊにあ
るように、本！・領出願前によく知られた技術である。

以上の処理によってノイズシェイピング付信号変換部６
からは、第３図（ｂ）に示したようなデジタル信号が得
られる。

再び第１図に戻って、入力回路７は、例えばゲート回路
等から構成され、タイミングコントローラ８から出力さ
れる基準クロックによって、上記デジタル信号をサンプ
リングと同一の周期Ｔでラッチし、メモリコントローラ
９に出力する回路である。タイミングコントローラ８は
、その基準クロック信号（サンプリング周期Ｔと同一の
信号）を発生させるための発振回路等から構成される。

入力回路７から出力される信号は、第３図（ｂ）に示し
たデジタル信号と対応するシリアルデジタル信号となる
。本発明の遅延信号処理回路を構成するメモリコントロ
ーラ９は、このシリアルデジタル信号を受入れてメモリ
１０に書込む制御を行なう回路で、例えば、アドレスカ
ウンタ等から構成される。本発明を構成するメモリｌＯ
は、上記シリアルデジタル信号を入力順に読書きするこ
とができる、ランダムアクセスメモリ等から構成される
。メモリコントローラ９は、さらに、このメモリ１０に
格納されたシリアルデジタル信号の読出しを制御するア
ドレスカウンタも備えている。メモリ１０からそのアド
レスカウンタによって、シリアルデジタル信号が読出さ
れると、そのデジタル信号は出力回路１１に向かって出
力される。出力回路１１は、シリアルデジタル信号を受
入れて、ローパスフィルタ１２に向かって出力するため
の、例えばフリップフロップ等から構成され、このフリ
ップフロップは、タイミングコントローラ８から出力さ
れるサンプリング周期Ｔと同一のクロックにタイミング
を合せて、シリアルデジタル信号をローパスフィルタ１
２に向かって出力する。このような処理が行なわれると
出力回路１１からは、第３図（ｂ）に示したものと同様
のデジタル信号が出力されることになる。

本発明の遅延信号処理回路を構成するローパスフィルタ
１２は、このデジタル信号を受入れて、高域をカットす
る一般的な回路である。この回路は、デジタル信号の高
周波成分、即ちスペクトルで見ると第４図（Ｃ）に示す
ように、同図（ｂ）から雑音成分４１を除去したスペク
トルの信号、また波形で見ると第３図（Ｃ）に示すよう
に、同図（ａ）と同様のアナログ入力信号を出力する特
性を持つフィルタである。即ち、デジタル信号の高周波
成分が除去されると、入力信号と同一レベルのアナログ
信号が得られることになる。この時、同時に雑音成分４
１が除去される。

これはエコー効果を発生させるために混合回路２に入力
され、再びローパスフィルタ５等を介してエコー処理さ
れる一方、エコー処理部の信号が混合回路３に入力し、
原アナログ入力信号と混合されて、アナログ出力信号と
して出力されることになる。第４図（ｂ）に示したｆｓ
はサンプリング周波数を示している。

本発明の遅延信号処理回路は、以上の実施例に限定され
ない。

第１図においてローパスフィルタ５を入力端子１に直接
接続し、ローパスフィルタ１２を出力端子４に直接接続
することにより、アナログ入力信号が所定時間遅れてア
ナログ出力信号として出力される、単なる音楽信号の遅
延回路としても用いることができる。またこの接続切換
を外部コントロール信号により切換えることのできるア
ナログスイッチを用いれば、エコー回路と音楽信号遅延
回路とを同時に実現することも可能である。

（発明の効果） 以上説明した本発明の遅延信号処理回路によれば、１ビ
ツト量子化技術よってアナログ入力信号をデジタル信号
化するため、比較的安価な回路によりデジタル信号処理
ができる。また、サンプルホールド回路が不要であり、
さらに比較的低いサンプリング周波数を用いても十分な
性能が得られるので、メモリ容量が少なくてよく、また
デジタル回路も汎用のもので安価に構成することができ
る。

【図面の簡単な説明】

第１図は本発明の遅延信号処理回路の実施例を示すブロ
ック図、第２図はそのノイズシェイビング付信号変換回
路の具体的な結線図、第３図は本発明の遅延信号処理回
路の動作を説明する説明図、第４図はそのノイズシェイ
ピング回路の動作を説明する説明図である。 ２．３・・・混合回路、５．１２・・・ローパスフィル
タ、６・・・ノイズシェイピング付信号変換回路、７・
・・入力回路、８・・・タイミングコントローラ、９・
・・メモリコントローラ、１０・・・メモリ、１１・・
・出力回路。 第１図 第３図　　　　　　　第４図

Claims (1)

【特許請求の範囲】
1. アナログ信号をデジタル信号に変換し、このデジタル信
   号を前記アナログ信号と混合し、この混合した信号と前
   記アナログ−デジタル変換時に生じるノイズを必要帯域
   内で減少させる回路手段とを備えた信号変換回路と、こ
   の信号変換回路が送出するシリアルデジタル信号を一時
   格納するメモリと、このメモリの入出力のコントロール
   を制御するメモリコントローラと、前記メモリから読出
   された信号の高調波成分を除去するローパスフィルタと
   を備えたことを特徴とする遅延信号処理回路。