JPS61121532A - デグリツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、グリッチ成分を除去し、更にＡ／Ｄ変換に
おける量子化雑音の影響を低減するようにしたデグリッ
チ回路に関するものである。

〔従来の技術〕

Ｄ／Ａコンバータから出力されるアナログ信号は、ディ
ジタルデータが供給されてからそのデータに対応したレ
ベルに安定するまで多少時間かがかり、ディジタルコー
ドが変化する時（セトリング時）に鋭いヒゲ（グリッチ
）を有するものである。このため、例えば実開昭５４−
２４３２０号公報で示されるデグリッチ回路が用いられ
ている。この構成は、Ｄ／Ａコンバータから出力される
アナログ信号の安定している部分のみを取り出すため、
グリッチを避けるようにスイッチ回路の切り換え動作を
行い、選択的にアナログ信号の安定した部分を取り出す
ものである。

また、アナログ信号を量子化する際には、アナログ信号
波形の時間軸に対して標本化を行い、アナログ信号波形
振幅が縦に細分化され、階段状の信号とされる。このた
め量子化雑音を伴い、入力信号が小振幅となる時、こ゛
の量子化雑音は入力信号と強い相関を持ち、大きな問題
となろうこのため、例えば特開昭５１−４８２１４号公
報、特開昭５１−４８２６２号公報に示されるように、
人力信号に雑音（ディザ）を加えて量子化した後Ａ／Ｄ
変換し、量子化雑音と入力信号との相関をな（すことが
行われている。

また、Ｄ／Ａ変換時において、ディザとして疑似雑音信
号例えばＭ系列（最大長周期系列）をディジタル信号に
加算した後Ｄ／Ａ変換を行い、量子化雑音と人力信号と
の相関をなくすことが行われている。

第３図は、Ｄ／Ａ変換において、量子化雑音を入力信号
と無相関とし、且つグリッチ成分を除去するための構成
である。第３図において１４がデグリッチのためのスイ
ッチ回路である。スイッチ回路１４には、Ｄ／Ａ変換時
に発生するグリッチ成分を除去するように第４図已に示
される制御信号が供給される。この制御信号がハイレベ
ルの時、スイッチ回路１４がオンされ、Ｄ／Ａコンバー
タ１３から出力されるアナログ信号の安定した部分のみ
がバッファ回路１７を介して出力端子１８に出力される
。Ｄ／Ａコンバータ１３にＭ系列が加算されていないデ
ィジタル信号が供給された場合は、例えば第４図Ａに示
すような出力が端子１８に発生する。

また、第３図におい”ζ１５がＭ系列発生回路である。

端子１１にディジタル信号が供給され、クロック抽出回
路１２により、ディジタル信号と同期したクロックが抽
出され、Ｍ系列発生回路１５にこのクロックが供給され
る。Ｍ系列発生回路１５において、ディジタル信号に同
期した第４図Ｃに示すＭ系列が発生し、加算器１６に供
給される。

加算器１６により、ディジタル信号とＭ系列が加算され
、この加算器１６の出力信号がＤ／Ａコンバータ１３に
供給される。Ｄ／Ａコンバータ１３において加算器１６
の出力信号がディジタル−アナログ変換され、Ｄ／Ａコ
ンバータ１３の出力アナログ信号がスイッチ回路１４に
供給される。

スイッチ回路１４の切り換え動作によりグリッチ成分が
除去されたアナログ信号がバッファ回路１７を介して出
力端子１８に出力される。前出の第４図Ａのような出力
を発生するディジタル信号の場合には、第４図りに示す
ような出力が出力端子１８に発生する。

〔発明が解決しようとする問題点〕

しかし、第３図に示すような量子化雑音を入力信号と無
相関とする構成は、加算器を必要とする欠点があった。

従って、この発明の目的は、グリッチ成分を除去する本
来のデグリッチ回路の機能を損なうことな（、加算器を
用いず量子化雑音を入力信号と無相関とすることができ
るデグリッチ回路を提供することにある。

〔問題点を解決するための手段〕

この発明は、デグリッチ期間において疑似雑音信号を選
択し、デグリッチ期間以外の期間でＤ／Ａコンバータ３
からのアナログ出力信号を選択する切り換え回路４から
構成されたことを特徴とするデグリッチ回路である。

〔作用〕

Ｄ／Ａコンバータ３からのグリッチを含んだアナログ信
号がスイッチ回路４の一方の入力端子４ａに供給され、
疑似雑音信号がスイッチ回路４の他方の入力端子４ｂに
供給される。スイッチ回路４はＤ／Ａコンバータ３から
供給されるアナログ信号が安定なレベルである期間、入
力端子４ａ側を選択し、それ以外のデグリッチ期間、入
力端子４ｂ側を選択するように制御される。従って、ア
ナログ信号のグリッチ成分が除去され、その部分に疑似
雑音信号が付加された形のアナログ信号がスイッチ回路
４から出力される。

〔実施例〕

以下、この発明の一実施例を図面を参照して説明する。

第１図において、４がデグリッチ用のスイッチ回路であ
る。スイッチ回路４の入力端子４ａがＤ／Ａコンバータ
３の出力端子に接続され、入力端子４ｂがレベルシフト
回路６の出力端子に接続されている。また、スイッチ回
路４の出力端子４ｃがバッファ回路７の入力端子に接続
されている。

このスイッチ回路４は、制御信号によりスイッチング動
作を行うものである。例えば制御信号がハイレベルの時
に、入力端子４ａと出力端子４Ｃとが接続され、制御信
号がローレベルのデグリッチ期間の時に、入力端子４ｂ
と出力端子４Ｃとが接続される。

入力端子１に供給されるディジタルオーディオ信号等の
入力ディジタル信号がクロック抽出回路２を介してＤ／
Ａコンバータ３に供給される。Ｄ／Ａコンバータ３にお
いて、ディジタル信号がディジタル−アナログ変換され
、ディジタルデータに対応したレベルとされたアナログ
信号がグリッチ成分を含んだ形で発生し、このアナログ
信号がスイッチ回路４の入力端子４ａに供給される。

クロック抽出回路２において、ディジタル信号と同期し
たクロックが抽出され、このクロックがＭ系列発生回路
５に供給される３Ｍ系列発生回路５は、線形シフトレジ
スタ及びエクスクル−シブＯＲゲートにより構成されて
いる。このＭ系列の周期は、入力ディジタル信号がディ
ジタルオーディオ信号の場合には、聴怒上の影響がない
程度の十分に長いものとされている。

Ｍ系列発生回路５から入力ディジタル信号に同期したＭ
系列が発生する。このＭ系列がレベルシフト回路６に供
給され、レベルシフト回路６において、例えばＭ系列の
「０」と「１」の間のピークツウピーク値が最下位ビッ
トの量子化ステップと等しくされている。第２図Ｃは、
Ｍ系列の一例を示し、このＭ系列がスイッチ回路４の入
力端子４ｂに供給される。

図示せずも、スイッチ回路４には、Ｄ／Ａコンバータ３
から出力されるアナログ信号の不安定となるおそれがあ
る部分、即ちデグリッチ期間においてローレベルとなり
、アナログ信号の安定している部分においてハイレベル
となる第２図Ｂに示すＩＩＩ？Ｉｌ信号が供給されてい
る。

スイッチ回路５の出力端子４ｃが入力端子４ａ側及び入
力端子４ｂ側に交互に制御信号により接続され、アナロ
グ信号とＭ系列とが交互に連続的に出力される。スイッ
チ回路４の出力がバッファ回路７を介して出力端子８か
ら取り出される。

上述のこの発明の一実施例において、スイッチ回路４の
他方の入力端子４ｂが接地されていると仮定した時に、
スイッチ回路４の出力端子４ｃに第２図Ａに示すデグリ
ッチされた信号が発生する場合には、第２図Ｃに示すＭ
系列をスイッチ回路４の入力端子４ｂに供給し、スイッ
チ回路４を、第２図Ｂに示す制御信号により制御するこ
とにより、第２図りに示す出力信号がスイッチ回路４か
ら取り出される。

この第２図りに示されるように、Ｄ／Ａコンバータ３の
出力アナログ信号は、Ｍ系列の影響を受けない。これと
共に、デグリッチ期間にＭ系列が重畳されているので、
低いレベルの時の量子化雑音の影響が低減される。

〔発明の効果〕

この発明に依れば、Ｄ／Ａコンバータ３からのアナログ
信号がスイッチ回路４の入力端子４ａに供給され、Ｍ系
列がスイ・７チ回路４の入力端子４ｂに供給される。ス
イッチ回路４の出力端子４ｃは、Ｄ／Ａコンバータ３か
らのアナログ信号が安定な期間、入力端子４ａを選択し
、アナログ信号が不安定となるおそれがあるデグリッチ
期間入力端子４ｂを選択するように制御され、本来０■
とされていた期間に疑似雑音信号が付加された形のスイ
ッチ回路４のの出力力ｊバッファ回路７を介して出力端
子８に取り出される。

このため、加算器を用いることなく、Ｄ／Ａ変換におけ
るグリッチ成分を除去する本来の機能を損なうことなく
、量子化雑音と入力信号との相関が無（された出力アナ
ログ信号を得ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図はこ
の発明の一実施例の説明に用いる波形図、第３図は従来
のデグリッチ回路のブロック図、第４図は従来のデグリ
ッチ回路の説明に用いる波形図である。 ３　：　Ｄ／Ａコンバータ、４：スイッチ回路、５：Ｍ
系列発生回路、６：レベルシフト回路。

Claims (1)

【特許請求の範囲】
1. デグリッチ期間において疑似雑音信号を選択し、上記デ
   グリッチ期間以外の期間でＤ／Ａコンバータからのアナ
   ログ出力信号を選択する切り換え回路から構成されたこ
   とを特徴とするデグリッチ回路。