JPH0955662A - 信号遅延装置及び信号遅延方法 - Google Patents

Abstract

(57)【要約】 【課題】本発明は入力されたアナログ信号を遅延して時
間補正する信号遅延装置に関し、補正時間の分解能を向
上し得るようにする。 【解決手段】オーバーサンプリングのサンプリング周波
数でデイジタル信号を順次シフトして遅延するシフトレ
ジスタ手段（２２）を設け、当該シフトレジスタ手段に
よつて遅延時間に対して微調整の遅延処理を行うように
したことにより、遅延処理をオーバーサンプリングのサ
ンプリング周波数で行うことができ、これにより従来に
比して補正時間の分解能を向上できる。

Description

【発明の詳細な説明】

【０００１】

【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術（図４） 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態（図１〜図３） 発明の効果

【０００２】

【発明の属する技術分野】本発明は信号遅延装置及び信
号遅延方法に関し、例えば音響システムにおいてオーデ
イオ信号の伝搬時間差を補正する際に用いるデイジタル
デイレイ装置に適用して好適なものである。

【０００３】

【従来の技術】従来、音響システムにおいては、機器間
のオーデイオ信号の伝搬時間差を補正するためデイジタ
ルデイレイ装置が用いられている。デイジタルデイレイ
装置では、オーデイオ信号を一旦メモリに書き込み、読
み出すときに補正する時間分だけ読み出し動作を遅らせ
ることによりオーデイオ信号を遅延して伝搬時間差を補
正するようになされている。

【０００４】ここで従来のデイジタルデイレイ装置を図
４に示す。この図４に示すように、デイジタルデイレイ
装置１においては、まず入力端子（図示せず）を介して
入力されたアナログのオーデイオ信号Ｓ１をΣΔ変調型
アナログデイジタル変換器２に取り込むようになされて
いる。ΣΔ変調型アナログデイジタル変換器２は、オー
デイオ信号Ｓ１のサンプリング周波数をｆs とすると、
オーデイオ信号Ｓ１を64×ｆs のサンプリング周波数で
オーバサンプリングし、ΣΔ変調方式のアナログデイジ
タル変換によつて量子化ビツト数が１ビツトのデイジタ
ルオーデイオ信号Ｓ２に変換する。

【０００５】デイシメーシヨンフイルタ３はＦＩＲ（Fi
nite Impulse Response ）型のデイジタルフイルタによ
つて構成され、入力されたデイジタルオーデイオ信号Ｓ
２を間引き、当該デイジタルオーデイオ信号Ｓ２をサン
プリング周波数ｆs で量子化ビツト数が例えば20ビツト
のマルチビツトのデイジタルオーデイオ信号Ｓ３に変換
する。

【０００６】メモリ４は例えばＲＡＭ（Random Access
Memory）でなり、入力されたデイジタルオーデイオ信号
Ｓ３を１サンプルずつ（すなわち20ビツトずつ）取り込
んで順次記憶する。またメモリ４は例えばＣＰＵ（Cent
ral Processing Unit ）でなる制御回路５からの制御信
号に基づいて読み出し動作を書き込み動作に対して遅延
し（具体的には、読み出し位置を書き込み位置に対して
シフトする）、書き込まれたデイジタルオーデイオ信号
Ｓ３を順次読み出す。これによりデイジタルオーデイオ
信号Ｓ３に対して所望量遅延したデイジタルオーデイオ
信号Ｓ４が生成される。

【０００７】オーバーサンプリングフイルタ６はＦＩＲ
型のデイジタルフイルタによつて構成され、入力された
デイジタルオーデイオ信号Ｓ４を補間してサンプリング
周波数を64×ｆs に上げ、デイジタルオーデイオ信号Ｓ
２に対応した量子化ビツト数が１ビツトのデイジタルオ
ーデイオ信号Ｓ５に変換する。デイジタルアナログ変換
器（Ｄ／Ａ）７は１ビツト対応のものであり、入力され
たデイジタルオーデイオ信号Ｓ５を順次アナログのオー
デイオ信号Ｓ６に変換する。このオーデイオ信号Ｓ６は
出力端子（図示せず）を介してデイジタルデイレイ装置
１から出力される。このようにしてデイジタルデイレイ
装置１では、メモリ４の読み出し動作を書き込み動作に
対して遅延することによりオーデイオ信号Ｓ１に対して
所望量遅延したオーデイオ信号Ｓ６を生成する。

【０００８】因みに、デイジタルデイレイ装置１には、
ジヨグダイアル８とアナログデイジタル変換器（Ａ／
Ｄ）９とでなるロータリーエンコーダやフロントパネル
キー１０が設けられており、このロータリーエンコーダ
やフロントパネルキー１０を用いてオーデイオ信号Ｓ１
の遅延時間を設定し得るようになされている。またデイ
ジタルデイレイ装置１には、外部機器からのＭＩＤＩ
（Musical Instrument Digital Interface）信号を受け
ることができるように入出力インタフエイス（Ｉ／Ｏ）
１１が設けられており、外部機器からもオーデイオ信号
Ｓ１の遅延時間を設定し得るようになされている。これ
らの方法によつて設定された遅延時間は制御回路５に取
り込まれる。制御回路５は、この遅延時間に応じて上述
のようにメモリ４の読み出し動作を書き込み動作に対し
て遅延させると共に、その設定された遅延時間をデイス
プレイ１２上に表示させる。

【０００９】

【発明が解決しようとする課題】ところでかかる構成の
デイジタルデイレイ装置１においては、メモリ４が１／
ｆs のステツプで動作するため、オーデイオ信号Ｓ１に
対して補正し得る時間の分解能は１／ｆs となる。例え
ばサンプリング周波数ｆs を48〔KHz 〕とすると、補正
し得る時間の分解能は約20.8〔μS 〕になる。言い換え
ればデイジタルデイレイ装置１では、これ以上細かい時
間でオーデイオ信号Ｓ１を補正できないといつた欠点が
ある。

【００１０】本発明は以上の点を考慮してなされたもの
で、補正時間の分解能を向上し得る信号遅延装置及び信
号遅延方法を提案しようとするものである。

【００１１】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、オーバーサンプリングのサンプリ
ング周波数でデイジタル信号を順次シフトして遅延する
シフトレジスタ手段と、シフトレジスタ手段の各レジス
タから出力されるデイジタル信号を選択して出力するセ
レクタ手段とを設け、設定された遅延時間に応じてメモ
リ手段の読み出し位置を書き込み位置に対してシフトす
ることにより設定された遅延時間に対してまず粗調整の
遅延処理を行い、その後、遅延時間から粗調整分を差し
引いた時間に応じてセレクタ手段の選択動作を制御する
ことにより遅延時間に対して微調整の遅延処理を行い、
これによつて遅延時間分だけアナログ信号を遅延して時
間補正するようにした。

【００１２】オーバーサンプリングのサンプリング周波
数でデイジタル信号を順次シフトして遅延するシフトレ
ジスタ手段を設け、当該シフトレジスタ手段によつて遅
延時間に対して微調整の遅延処理を行うようにしたこと
により、従来デイシメーシヨンフイルタ手段によつて下
げた低いサンプリング周波数で行つていた遅延処理をオ
ーバーサンプリングのサンプリング周波数で行うことが
できる。

【００１３】

【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。

【００１４】図４との対応部分に同一符号を付して示す
図１において、２０は全体として本発明を適用したデイ
ジタルデイレイ装置を示し、ジヨグダイアル８とアナロ
グデイジタル変換器（Ａ／Ｄ）９とでなるロータリーエ
ンコーダやフロントパネルキー１０を用いて設定された
遅延時間、或いはＭＩＤＩ信号によつて送られてきた外
部機器からの遅延時間に応じてオーデイオ信号Ｓ１を遅
延し、当該オーデイオ信号Ｓ１に対して時間補正を施
す。

【００１５】まず補正対象のオーデイオ信号Ｓ１は入力
端子（図示せず）を介してΣΔ変調型アナログデイジタ
ル変換器２に入力される。ΣΔ変調型アナログデイジタ
ル変換器２は、オーデイオ信号Ｓ１のサンプリング周波
数をｆs とすると、オーデイオ信号Ｓ１を64×ｆs のサ
ンプリング周波数でオーバーサンプリングし、ΣΔ変調
方式のアナログデイジタル変換によつて量子化ビツト数
が１ビツトのデイジタルオーデイオ信号Ｓ２に変換す
る。

【００１６】因みに、ΣΔ変調方式のアナログデイジタ
ル変換とは、信号レベルの差分をアナログデイジタル変
換することによつて量子化ビツト数を減らすようにした
Δ変調方式のアナログデイジタル変換に対して積分器を
追加し、直流成分を変換できるように改良したものであ
る。このようなΣΔ変調方式は、オーバーサンプリング
方式と組み合わせることにより、量子化ノイズを低減し
得るという特徴がある。この場合、フイードバツクされ
た量子化ノイズと入力信号との差分が積分器に入力され
るため、低い周波数ほど量子化ノイズが抑圧された状態
になる。

【００１７】デイシメーシヨンフイルタ３はＦＩＲ型の
デイジタルフイルタでなり、入力されたデイジタルオー
デイオ信号Ｓ２を間引き、当該デイジタルオーデイオ信
号Ｓ２をサンプリング周波数ｆs で量子化ビツト数が例
えば20ビツトのマルチビツトのデイジタルオーデイオ信
号Ｓ３に変換する。

【００１８】メモリ４は例えばＲＡＭでなり、入力され
たデイジタルオーデイオ信号Ｓ３を１サンプルずつ（す
なわち20ビツトずつ）取り込んで順次記憶する。またメ
モリ４は例えばＣＰＵでなる制御回路２１からの制御信
号に基づいて読み出し動作を書き込み動作に対して遅延
し（具体的には、読み出し位置を書き込み位置に対して
シフトする）、書き込まれたデイジタルオーデイオ信号
Ｓ３を順次読み出す。これによりデイジタルデイレイ装
置２０では、まず設定された遅延時間に対して１／ｆs
ステツプで粗く遅延した、いわゆる粗調整したデイジタ
ルオーデイオ信号Ｓ４を生成する。

【００１９】オーバーサンプリングフイルタ６はＦＩＲ
型のデイジタルフイルタでなり、入力されたデイジタル
オーデイオ信号Ｓ４を補間してサンプリング周波数を64
×ｆs に上げ、デイジタルオーデイオ信号Ｓ２に対応し
た量子化ビツト数が１ビツトのデイジタルオーデイオ信
号Ｓ５に変換する。すなわちオーバーサンプリングフイ
ルタ６はデイジタルオーデイオＳ４をオーバーサンプリ
ングしてサンプリングレートを高速化したデイジタルオ
ーデイオ信号Ｓ５を生成する。

【００２０】シフトレジスタ２２は６３段のシフトレジ
スタでなり、入力されたデイジタルオーデイオ信号Ｓ５
を順次シフトして遅延する。その際、各レジスタは１／
（64×ｆs ）ステツプで動作する。すなわち第１番目の
レジスタの出力値はデイジタルオーデイオ信号Ｓ５に対
して１／（64×ｆs ）だけ遅れており、第２番目のレジ
スタの出力値は２／（64×ｆs ）だけ遅れており、以下
同様にして第６３番目のレジスタの出力値は63／（64×
ｆs ）だけ遅れている。これらの出力値は制御回路２１
からの選択制御信号Ｓ１０に応じて選択され、デイジタ
ルオーデイオ信号Ｓ１１としてデイジタルアナログ変換
器（Ｄ／Ａ）７に出力される。このようにシフトレジス
タ２２では、粗調整されたデイジタルオーデイオ信号Ｓ
５を１／（64×ｆs ）ステツプで微調整し、設定された
遅延時間分だけ遅延したデイジタルオーデイオ信号Ｓ１
１を生成する。

【００２１】デイジタルアナログ変換器７は１ビツト対
応のものであり、入力されたデイジタルオーデイオ信号
Ｓ１１を順次アナログのオーデイオ信号Ｓ１２に変換す
る。これにより最終的にオーデイオ信号Ｓ１に対して、
設定された時間分遅延したオーデイオ信号Ｓ１２が生成
され、出力端子（図示せず）を介して出力される。

【００２２】ここで制御回路２１は、ロータリーエンコ
ーダやフロントパネルキー１０を用いて設定された遅延
時間、或いはＭＩＤＩ信号によつて外部機器から設定さ
れた遅延時間に基づき、上述のようなメモリ４の動作を
制御すると共に、シフトレジスタ２２の動作を制御し、
さらにその設定された遅延時間を表示手段であるデイス
プレイ１２に表示する。

【００２３】この場合、制御回路２１は設定された遅延
時間に基づいて読み出し位置をシフトする際のシフト量
を求め、遅延指示としてその求めたシフト量をメモリ４
に与える。これを受けてメモリ４は上述のように読み出
し位置を書き込み位置に対してシフトすることにより読
み出し動作を遅らせ、設定された遅延時間に対して粗調
整を施したデイジタルオーデイオ信号Ｓ４を生成する。

【００２４】また制御回路２１は設定された遅延時間に
基づいてシフトレジスタ２２の何番目のレジスタ出力を
選択すれば良いか判断し（すなわちどれだけ微調整すれ
ば良いか判断し）、その判断結果を選択制御信号Ｓ１０
としてシフトレジスタ２２に与える。これを受けてシフ
トレジスタ２２はレジスタ出力のうち制御回路２１から
指示のあつたものを選択し、その選択したレジスタ出力
をデイジタルオーデイオ信号Ｓ１１として出力する。こ
れにより粗調整されたデイジタルオーデイオ信号Ｓ５に
対して微調整を行い、最終的に設定された時間分だけ遅
延したデイジタルオーデイオ信号Ｓ１１が得られる。

【００２５】ここでシフトレジスタ２２の構成を図２に
示す。この図２に示すように、シフトレジスタ２２は６
３個のレジスタ（Ｒ１〜Ｒ６３）をカスケード接続した
６３段のシフトレジスタとセレクタ２３とによつて構成
され、６３段のシフトレジスタの各レジスタ（Ｒ１〜Ｒ
６３）から出力される出力値はそれぞれセレクタ２３に
入力され、選択制御信号Ｓ１０に応じて選択されるよう
になされている。

【００２６】この場合、各レジスタ（Ｒ１〜Ｒ６３）の
クロツク端子にはオーバーサンプリングフイルタ６から
出力されるクロツクＣＬＫ（＝64×ｆs ）が入力されて
おり、これにより各レジスタ（Ｒ１〜Ｒ６３）はデータ
入力端子（Ｄ）に入力されたデイジタルオーデイオ信号
を１／（64×ｆs ）ステツプで遅延し、データ出力端子
（Ｑ）から出力する。従つてレジスタＲ１から出力され
るデイジタルオーデイオ信号はデイジタルオーデイオ信
号Ｓ５に対して１／（64×ｆs ）だけ遅延しており、レ
ジスタＲ２から出力されるデイジタルオーデイオ信号は
デイジタルオーデイオ信号Ｓ５に対して２／（64×ｆs
）だけ遅延しており、以下同様にしてレジスタＲ６３
から出力されるデイジタルオーデイオ信号はデイジタル
オーデイオ信号Ｓ５に対して63／（64×ｆs ）だけ遅延
している。

【００２７】このように遅延させられた各レジスタ（Ｒ
１〜Ｒ６３）から出力されるデイジタルオーデイオ信号
はそれぞれセレクタ２３に入力される。セレクタ２３は
制御回路２１から供給される選択制御信号Ｓ１０に応じ
てデイジタルオーデイオ信号を選択し、その選択したも
のをデイジタルオーデイオ信号Ｓ１１として出力する。
例えば選択制御信号Ｓ１０によつて第２０番目のレジス
タから出力されるデイジタルオーデイオ信号を選択する
ように指示されれば、セレクタ２３はその指示に基づい
て第２０番目のレジスタ出力をデイジタルオーデイオ信
号Ｓ１１として選択する。

【００２８】以上の構成において、デイジタルデイレイ
装置２０では、ロータリーエンコーダやフロントパネル
キー１０、或いはＭＩＤＩ信号によつて遅延時間が設定
されると、制御回路２１はまずメモリ４の読み出し動作
を制御することにより設定された遅延時間に対して粗調
整を行う。具体的には、メモリ４の読み出し位置を書き
込み位置に対してシフトすることにより、１／ｆs ステ
ツプで粗調整を行う。このとき制御回路２１はサンプリ
ングレート１／ｆs の整数倍のうち、設定された遅延時
間に対して一番近く、しかも小さい方の値を求め、その
求めた値だけメモリ４の読み出し位置をシフトし、これ
により１／ｆs ステツプで粗調整を行う。

【００２９】次に制御回路２１は設定された遅延時間か
ら先程の粗調整分を差し引いた時間に対してシフトレジ
スタ２２で微調整を行う。具体的には、サンプリングレ
ート１／（64×ｆs ）の整数倍のうち、粗調整分を差し
引いた時間に対して一番近い値を求め、その求めた値に
よつてシフトレジスタ２２のレジスタ出力を選択する。
これにより粗調整を行つたデイジタルオーデイオ信号Ｓ
５に対して１／（64×ｆs ）ステツプで微調整を行い、
設定された遅延時間により近いデイジタルオーデイオ信
号Ｓ１１を生成することができる。

【００３０】ここで具体的な数値を示してこの動作を説
明する。例えばサンプリング周波数を48〔KHz 〕とし、
設定された遅延時間が21.5〔μS 〕とする。この場合、
サンプリングレート１／ｆs が、次式

【数１】 に示すように20.8〔μS 〕であるため、メモリ４では2
0.8〔μS 〕ステツプで粗調整が行われる。またサンプ
リングレート１／（64×ｆs ）が、次式

【数２】 に示すように 0.326〔μS 〕であるため、シフトレジス
タ２２では 0.326〔μS〕ステツプで微調整が行われ
る。

【００３１】まず制御回路２１はこの20.8〔μS 〕の整
数倍のうち、設定された遅延時間に対して一番近く、し
かも小さい方の値を求める。具体的には、遅延時間をサ
ンプリングレートで割ることによりその値は求められ、
この場合には、次式

【数３】 に示すように「１」になる。従つて制御回路２１はアド
レスシフト量として「１」をメモリ４に対して指示す
る。これを受けてメモリ４は読み出しアドレスを書き込
みアドレスに対して１アドレスシフトする。これにより
20.8〔μS 〕だけ遅延したデイジタルオーデイオ信号Ｓ
４が生成される。

【００３２】次に制御回路２１は、次式

【数４】 に示すように、設定された遅延時間から先程の粗調整分
を差し引き、微調整を行う時間を求め、そしてその求め
た時間を、次式

【数５】 に示すようにサンプリングレート１／（64×ｆs ）で割
り、何番目のレジスタ出力を選択するか判断する。この
場合には、（４）及び（５）式により、第２番目のレジ
スタ出力を選択すれば良いことになる。制御回路２１は
この判断結果によりシフトレジスタ２２に対して第２番
目のレジスタ出力を選択するように指示する。これを受
けてシフトレジスタ２２は第２番目のレジスタ出力を選
択する。これにより、次式

【数６】 に示すように 21.45〔μS 〕だけ遅延したデイジタルオ
ーデイオ信号Ｓ１１が生成される。

【００３３】このようにしてデイジタルデイレイ装置２
０では、メモリ４によつて１／ｆsステツプで遅延して
粗調整を行い、その後、シフトレジスタ２２によつて１
／（64×ｆs ）ステツプで遅延して微調整を行う。この
ようにすることにより、従来では１／ｆs であつた遅延
時間の分解能を１／（64×ｆs ）に向上させることがで
きる。例えばサンプリング周波数ｆs が48〔KHz 〕の場
合、図３に示すように、従来では20.8〔μS 〕であつた
遅延時間の分解能を 0.326〔μS 〕に向上させることが
できる。これによりデイジタルデイレイ装置２０では、
従来に比して補正時間の分解能を向上することができ
る。

【００３４】以上の構成によれば、１／（64×ｆs ）ス
テツプでデイジタルオーデイオ信号を順次遅延するシフ
トレジスタ２２を設け、メモリ４で粗調整したデイジタ
ルオーデイオ信号に微調整を行うようにしたことによ
り、従来に比して補正時間の分解能を向上させることが
できる。

【００３５】なお上述の実施例においては、オーデイオ
信号Ｓ１をΣΔ変調型アナログデイジタル変換器２によ
つて64×ｆs でオーバーサンプリングした場合について
述べたが、本発明はこれに限らず、例えば32×ｆs や 1
28×ｆs でオーバーサンプリングした場合にも上述の場
合と同様の効果を得ることができる。また同様に、オー
バーサンプリングフイルタ６で64×ｆs でオーバーサン
プリングした場合について述べたが、本発明はこれに限
らず、例えば32×ｆs や 128×ｆs でオーバーサンプリ
ングした場合にも上述の場合と同様の効果を得ることが
できる。但し、この場合には、シフトレジスタ２２の段
数を変える必要がある。例えば32×ｆsや 128×ｆs で
オーバーサンプリングした場合には、それぞれ31段のシ
フトレジスタ、127 段のシフトレジスタを用いるように
すれば良い。

【００３６】また上述の実施例においては、オーデイオ
信号Ｓ１をΣΔ変調型アナログデイジタル変換器２によ
つて量子化ビツト数が１ビツトのデイジタルオーデイオ
信号Ｓ２に変換した場合について述べたが、本発明はこ
れに限らず、例えば量子化ビツト数が４ビツトのデイジ
タルオーデイオ信号に変換した場合にも上述の場合と同
様の効果を得ることができる。また同様に、オーバーサ
ンプリングフイルタ６で量子化ビツト数が１ビツトのデ
イジタルオーデイオ信号Ｓ５に変換した場合について述
べたが、本発明はこれに限らず、例えば量子化ビツト数
が４ビツトのデイジタルオーデイオ信号に変換した場合
にも上述の場合と同様の効果を得ることがてきる。但
し、この場合には、シフトレジスタを並列的に設ける必
要がある。例えば量子化ビツト数が４ビツトの場合に
は、ビツト数に合わせてシフトレジスタを４つ並列に設
けるようにすれば良い。

【００３７】さらに上述の実施例においては、ロータリ
ーエンコーダやフロントパネルキー１０等によつて遅延
時間を設定した場合について述べたが、本発明はこれに
限らず、遅延時間を設定し得るものであればその他の情
報入力手段を用いても上述の場合と同様の効果を得るこ
とができる。

【００３８】また上述の実施例においては、オーデイオ
信号の伝搬時間差を補正するデイジタルデイレイ装置に
本発明を適用した場合について述べたが、本発明はこれ
に限らず、入力されたアナログ信号をデイジタル変換し
てメモリに書き込み、書き込んだデータを書き込み動作
よりも遅らせて読み出してアナログ変換することにより
入力されたアナログ信号を所望の時間だけ遅延して時間
補正する信号遅延装置に広く適用し得る。

【００３９】

【発明の効果】上述のように本発明によれば、オーバー
サンプリングのサンプリング周波数でデイジタル信号を
順次シフトして遅延するシフトレジスタ手段を設け、当
該シフトレジスタ手段によつて遅延時間に対して微調整
の遅延処理を行うようにしたことにより、遅延処理をオ
ーバーサンプリングのサンプリング周波数で行うことが
でき、これにより従来に比して補正時間の分解能を向上
できる。

【図面の簡単な説明】

【図１】本発明の一実施例によるデイジタルデイレイ装
置の構成を示すブロツク図である。

【図２】そのデイジタルデイレイ装置のシフトレジスタ
の構成を示すブロツク図である。

【図３】遅延時間の分解能の比較説明に供する略線図で
ある。

【図４】従来のデイジタルデイレイ装置の構成を示すブ
ロツク図である。

【符号の説明】

１、２０……デイジタルデイレイ装置、２……ΣΔ変調
型アナログデイジタル変換器、３……デイシメーシヨン
フイルタ、４……メモリ、５、２１……制御回路、６…
…オーバーサンプリングフイルタ、７……デイジタルア
ナログ変換器、８……ジヨグダイアル、９……アナログ
デイジタル変換器、１０……フロントパネルキー、１１
……入出力インタフエイス、１２……デイスプレイ、２
２……シフトレジスタ、２３……セレクタ、Ｒ１〜Ｒ６
３……レジスタ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】入力されたアナログ信号を遅延して時間補
   正する信号遅延装置において、 入力されたアナログ信号をオーバーサンプリングし、Σ
   Δ変調方式のアナログデイジタル変換を施してデイジタ
   ル信号に変換するアナログデイジタル変換手段と、 上記デイジタル信号を間引いてサンプリング周波数の低
   いデイジタル信号に変換するデイシメーシヨンフイルタ
   手段と、 上記デイシメーシヨンフイルタ手段によつて変換された
   上記デイジタル信号を順次書き込むと共に、順次読み出
   すメモリ手段と、 上記メモリ手段から読み出されたデイジタル信号をオー
   バーサンプリングしてサンプリング周波数の高いデイジ
   タル信号に変換するオーバーサンプリングフイルタ手段
   と、 カスケード接続された複数のレジスタでなり、上記オー
   バーサンプリングフイルタ手段によつて変換されたデイ
   ジタル信号をオーバーサンプリングのサンプリング周波
   数で順次シフトして遅延するシフトレジスタ手段と、 上記シフトレジスタ手段の各レジスタから出力されるデ
   イジタル信号を選択して出力するセレクタ手段と、 上記セレクタ手段によつて選択されたデイジタル信号を
   アナログ信号に変換するデイジタルアナログ変換手段
   と、 遅延時間を設定するための情報入力手段と、 上記情報入力手段によつて設定された遅延時間に応じて
   上記メモリ手段の読み出し位置を書き込み位置に対して
   シフトすることにより設定された遅延時間に対して粗調
   整の遅延処理を行い、上記遅延時間から粗調整分を差し
   引いた時間に応じて上記セレクタ手段の選択動作を制御
   することにより上記遅延時間に対して微調整の遅延処理
   を行い、上記遅延時間分だけ上記アナログ信号を遅延し
   て時間補正する制御手段とを具えることを特徴とする信
   号遅延装置。
2. 【請求項２】上記制御手段は、 上記メモリ手段の読み出しアドレスをシフトすることに
   より設定された遅延時間に対して粗調整を行うことを特
   徴とする請求項１に記載の信号遅延装置。
3. 【請求項３】上記情報入力手段によつて設定された遅延
   時間を表示する表示手段を具えることを特徴とする請求
   項１に記載の信号遅延装置。
4. 【請求項４】上記アナログ信号はオーデイオ信号でなる
   ことを特徴とする請求項１に記載の信号遅延装置。
5. 【請求項５】入力されたアナログ信号を遅延して時間補
   正する信号遅延方法において、 入力されたアナログ信号をオーバーサンプリングし、Σ
   Δ変調方式のアナログデイジタル変換を施してデイジタ
   ル信号に変換し、 当該変換された上記デイジタル信号を間引いてサンプリ
   ング周波数の低いデイジタル信号に変換し、 当該変換された上記デイジタル信号を順次メモリ手段に
   書き込み、 読み出し時、所定の情報入力手段によつて設定された遅
   延時間に応じて上記メモリ手段の読み出し位置を書き込
   み位置に対してシフトすることにより、設定された遅延
   時間に対して粗調整の遅延処理を行つてデイジタル信号
   を読み出し、 当該読み出した上記デイジタル信号をオーバーサンプリ
   ングしてサンプリング周波数の高いデイジタル信号に変
   換し、 当該変換されたデイジタル信号をシフトレジスタに入力
   してオーバーサンプリングのサンプリング周波数で順次
   シフトして遅延し、 上記遅延時間から粗調整分を差し引いた時間に応じて上
   記シフトレジスタの各レジスタから出力されるデイジタ
   ル信号を選択することにより微調整の遅延処理を行い、 当該選択された上記デイジタル信号をアナログ信号に変
   換して出力することにより、設定された遅延時間分だけ
   遅延処理して時間補正するようにしたことを特徴とする
   信号遅延方法。