JPH05273978A - 波形データ読出し装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＤＰＣＭ方式で記憶された波形データを読み
出して楽音を生成する電子楽器の波形データ読出し装置
に関し、原音周波数以上の周波数を有する楽音を生成可
能とすることを目的とする。 【構成】 現在値アドレス(3.75)にアドレス歩進量(1.
5) が加算され、更新された現在値アドレス(5.25)が得
られる。この場合、更新前後のアドレスの整数部が比較
され、その整数部の増加量（ステップ変化量）が判定さ
れる。この結果、例えば整数部が２増加したならば、Ｄ
ＰＣＭ−ＲＯＭから、連続する２つの差分値データ（Ｄ
₁ 、Ｄ₂ ）が順次読み出され、元の積分値（Ｓ₁ ）に順
次加算される。その結果得られた新たな積分値（Ｓ₃ ）
と、更新された現在値アドレスの整数部(5) に対応する
差分値データ（Ｄh ）と、更新された現在値アドレスの
小数部(0.25)とから、更新された現在値アドレス(5.25)
に対応する波形データの振幅値（Ａ₂ ）が、補間演算に
より生成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、差分ＰＣＭ方式で記憶
された波形データを読み出して楽音を生成する電子楽器
の波形データ読出し装置に関する。

【０００２】

【従来の技術】近年、電子楽器の音源における波形デー
タの記憶方式として、波形データの各標本値間の差分値
をＲＯＭ（Read Only Memory）などのメモリに記憶す
る、差分ＰＣＭ（ＤＰＣＭ：Differential Pulse Code
Moduration）方式がある（以後、ＤＰＣＭ方式で波形デ
ータが記憶されたＲＯＭを、ＤＰＣＭ−ＲＯＭと呼
ぶ）。このＤＰＣＭの復調の段階、すなわち、電子楽器
の演奏時には、このＤＰＣＭ−ＲＯＭから読み出された
各差分値が累算（積分）されて、元の波形データが得ら
れる。

【０００３】図１１は、このような目的のために用いら
れる、一般的な波形データ読出し装置の全体構成図であ
る。図１１において、アドレスジェネレータ１１０１か
らは、現在値アドレスの整数アドレス（以後、現整数ア
ドレスと呼ぶ）がアドレスコントローラ１１０２へ、キ
ャリーが積分器１１０３へ、現在値アドレスの小数アド
レス（以後、現小数アドレスと呼ぶ）が補間器１１０４
へ、それぞれ出力される。

【０００４】これらのデータによって、以下に述べるよ
うに、特には図示していないＤＰＣＭ−ＲＯＭの整数ア
ドレスに対応する差分値が読み出され、積分器１１０３
と補間器１１０４によって波形データが作成される。

【０００５】以下、図１１の波形データ読出し装置を構
成しているアドレスジェネレータ１１０１、アドレスコ
ントローラ１１０２、積分器１１０３、および補間器１
１０４のそれぞれの従来例と全体動作について、図１７
及び図１８に示される具体例を用いて説明する。

【０００６】図１７は、ＤＰＣＭ−ＲＯＭの各整数アド
レス（３、４、５、・・・）に記憶されている波形デー
タの累算値（積分値）である各振幅値と、各振幅値間の
差分値、および音高（ピッチ）に比例するアドレス歩進
量の例を示した図である。

【０００７】今、図１７において、ＤＰＣＭ−ＲＯＭに
記憶されている差分値データの原音高をＣ4 とし、原音
高に対応するＤＰＣＭ−ＲＯＭの整数アドレスを(3) 、
(4)、(5) 、(6) 、・・・とする。なおアドレス歩進量
(1) は原音高に対応する。

【０００８】この場合、アドレス(3) における振幅値
は、アドレス(3) までの各差分値の累算である積分値Ｓ
₁ であり、アドレス(4) における振幅値は、上記積分値
Ｓ₁ にＤＰＣＭ−ＲＯＭのアドレス(3) に格納されてい
るアドレス(3) 〜(4) 間の差分値Ｄ₁ を加算した積分値
Ｓ₂ である。また、アドレス(5) における振幅値は、積
分値Ｓ₂ にアドレス(4) に格納されているアドレス(4)
〜(5) の差分値Ｄ₂ を加算した値である。同様に、アド
レス(6) における振幅値は、積分値Ｓ₃ にアドレス(5)
に格納されているアドレス(5) 〜(6) 間の差分値Ｄ₃ を
加算した値である。

【０００９】いま、図１７の例は、音名Ａ3 に対応する
波形データを得る場合の例である。ここで、Ａ3 音とＣ
4 音のピッチ比は0.794 である。すなわち、アドレス歩
進量は、0.794 ≦１となる。そして、現在値アドレスを
3.75、つまり、整数アドレスを(3) 、小数アドレスを
(0.75)として、その現在値アドレスにおける波形データ
の振幅値Ａ₁ が得られているものとする。

【００１０】図１２は、図１１のアドレスジェネレータ
１１０１の従来例のブロック構成図である。図１２にお
いて、現在値アドレス格納メモリ１２０１から読み出さ
れた現在値アドレス(3.75)が、図１３に示すように、ア
ドレスデータの上位部であるＲＯＭアドレッシング用の
整数部(3) とアドレスデータの下位部である補間用の小
数部(0.75)に分離され、それぞれアドレス整数部レジス
タ１２０２とアドレス小数部レジスタ１２０３にセット
される。

【００１１】また、アドレス歩進量格納メモリ１２０４
からは、演奏される楽音の音高（ピッチ）に比例するア
ドレス歩進量(0.794) が読み出され、アドレス歩進量レ
ジスタ１２０５にセットされる。

【００１２】このアドレス歩進量と現在値アドレスと
は、図１３に示すような関係にあり、アドレス歩進量
は、小数部のみから構成される。つぎに、アドレス小数
部レジスタ１２０３から読み出された小数アドレス(0.7
5)とアドレス歩進量レジスタ１２０５から読み出された
アドレス歩進量(0.794)は、バイナリ加算器１２０６で
加算され、現小数アドレス(0.75+0.794=1.544)の小数部
(0.544) とキャリーが出力される。

【００１３】一方、インクリメンタ１２０７は、入力さ
れる整数アドレスに対して、バイナリ加算器１２０６か
らのキャリー出力が無ければ、それをそのまま現整数ア
ドレスとして出力するが、図１７の例のようにキャリー
出力があれば、それをインクリメントして現整数アドレ
ス(4) として出力する。

【００１４】つぎに、現整数アドレス(4) と現小数アド
レス(0.544) は、更新された現在値アドレス(4.544) と
して、現在値アドレス格納メモリ１２０１にセットされ
るとともに、現整数アドレス(4) は、図１１のアドレス
コントローラ１１０２へ、また現小数アドレス(0.544)
は補間器１１０４へ、またキャリーは積分器１１０３へ
それぞれ出力される。

【００１５】つぎに、図１４は、図１１のアドレスコン
トローラ１１０２のブロック構成図である。図１４にお
いて、図１２の構成を有する図１１のアドレスジェネレ
ータ１１０１から入力された現整数アドレス(4) は、セ
レクタ１４０１からアドレス出力レジスタ１４０２を介
して、前述した差分値が記憶されているＤＰＣＭ−ＲＯ
Ｍへ出力されるとともに、デクリメンタ１４０３へ入力
される。その後、デクリメンタ１４０３で値１だけ減算
された整数アドレス(3) が、セレクタ１４０１、アドレ
ス出力レジスタ１４０２を介して、ＤＰＣＭ−ＲＯＭへ
出力される。

【００１６】図１５は、図１１の積分器１１０３の従来
例のブロック構成図である。前述したように、値１だけ
デクリメントされた整数アドレス(3) によってＤＰＣ−
ＲＯＭから読み出され積分用データ入力レジスタ１５０
１にセットされた入力データの差分値Ｄ₁ （図１７を参
照）と、積分値格納メモリ１５０２から読み出され積分
値出力レジスタ１５０３に格納された積分値Ｓ₁ は、積
分演算ＡＬＵ(arithmetic logic unit) １５０４でつぎ
のように演算される。

【００１７】すなわち、アドレスジェネレータ１１０１
からキャリー出力が無い場合は、積分値出力レジスタ１
５０３からの積分値がそのままＡＬＵ１５０４から出力
され、またキャリーがある場合は、積分値出力レジスタ
１５０３からの積分値Ｓ₁ に積分用データ入力レジスタ
１５０１からの差分値Ｄ₁ が加算されて積分値Ｓ₂ とさ
れ（図１７参照）、その積分値が積分器１１０３から補
間器１１０４へ出力される。

【００１８】図１６は図１１の補間器１１０４のブロッ
ク構成図である。図１６において、現整数アドレス(4)
によって読み出されデータ入力レジスタ１６０１に格納
された入力データである差分値Ｄ₂ は、乗算器１６０２
で現小数アドレス(0.544) と乗算され、その乗算出力Ｄ
h が、図１５の構成を有する図１１の積分器１１０３か
ら出力され積分値レジスタ１６０３に格納されている積
分値Ｓ₂ に、加算器１６０４で加算されて、現在値アド
レス(4.544) における振幅値Ａ₂ とされる（図１７参
照）。

【００１９】以上のようにして、まず、図１７において
現整数アドレス(4) における振幅値を得るために、アド
レス(3) の積分値Ｓ₁ に、アドレス(3) に格納されたア
ドレス(3) 〜(4) 間の差分値Ｄ₁ が足され、さらに補間
演算として、アドレス(4) における振幅値である積分値
Ｓ₂ に、現整数アドレス(4) に格納されているアドレス
(4) 〜(5) 間の差分値Ｄ₂ に小数部(0.544) を乗算した
値Ｄh が加算されることによって、現在値アドレス(4.5
44) における波形データの振幅値Ａ₂ が得られる。

【００２０】以上は、歩進量≦１の場合であるが、つぎ
に、歩進量＞１の場合について図１８の具体例を用いて
説明する。図１８の例は、音名Ａ4 に対応する波形デー
タを得る場合の例である。ここで、Ａ4 音とＣ4 音のピ
ッチ比は約1.68＞１である。そして、現在値アドレスを
3.75、つまり、整数アドレスを(3) 、小数アドレスを
(0.75)として、その現在値アドレスにおける波形データ
の振幅値Ａ₁ が得られているものとする。

【００２１】この場合は、前述した歩進量≦１の場合と
同じように、図１２のアドレス整数部レジスタ１２０２
から整数アドレス(3) が出力され、アドレス小数部レジ
スタ１２０３から小数アドレス(0.75)が出力される。一
方、アドレス歩進量格納メモリ１２０４からアドレス歩
進量(1.68)が出力され、小数部の加算動作を行うバイナ
リ加算器１２０６で、小数アドレス(0.75)にアドレス歩
進量(1.68)が加算される。

【００２２】その結果、小数部の(0.43)が得られるとと
もに、２つのキャリーがバイナリー加算器１２０６から
インクリメンタ１２０７へ出力され、インクリメンタ１
２０７から現整数アドレス(5) が出力される。それとと
もに、バイナリ加算器１２０６から現小数アドレス(0.4
3)が出力され、新しい現在値アドレス(5.43)が現在値ア
ドレス格納メモリ１２０１に格納される。

【００２３】

【発明が解決しようとする課題】以上の動作説明からわ
かるように、歩進量が１より大きい場合は、図１２に示
されるアドレスジェネレータにおいて、図１８のように
現整数アドレス(3) に歩進量(1.68)が加算された新しい
現整数アドレス(5) は、整数アドレス(4) を飛び越して
いる。

【００２４】そのため、このように現在値アドレスの整
数部において飛び越しが発生してしまうと、ＤＰＣＭ−
ＲＯＭに記憶されている飛び越された整数アドレスの差
分値データが無視される。

【００２５】その結果、各アドレスにおける差分値を順
次累算しなければならないＤＰＣＭ方式においては、正
しい波形が得られず、その時点で原波形とは異なった波
形となってしまう。

【００２６】このように従来のＤＰＣＭ方式の波形デー
タ読出し装置では、音高に応じた歩進量で整数部アドレ
スを読み飛ばすことができないため、図１３に示される
ように、アドレス歩進量を小数部以上に増やすことがで
きず、そのため原音周波数以上の周波数を有する波形デ
ータを生成することができないという問題点を有してい
た。

【００２７】本発明の課題は、ＤＰＣＭ方式の波形デー
タ読出し装置において、原音周波数以上の周波数を有す
る楽音を生成可能とすることにある。

【００２８】

【課題を解決するための手段】本発明は、まず、波形情
報の各標本値間の差分値データを記憶する差分値データ
記憶手段を有する。

【００２９】つぎに、楽器からの音高情報などに基づい
て指定されるアドレスデータ歩進量に基づき、差分値デ
ータ記憶手段から差分値データを読み出すためのアドレ
スデータを更新し生成するアドレスデータ生成手段を有
する。

【００３０】また、アドレスデータ生成手段において更
新されるアドレスデータに対応して差分値データ記憶手
段上でアドレスが更新されるのに対応して、その各アド
レスに対応する差分値データを差分値データ記憶手段か
ら順次読み出し積分する積分制御手段を有する。この積
分制御手段は、例えば、アドレスデータ生成手段により
生成されたアドレスデータを基準として、そのアドレス
データの更新量に応じた数の連続するアドレスデータを
生成するアドレスデータ制御手段と、そのアドレスデー
タ制御手段から順次出力される各アドレスデータに対応
して差分値データ記憶手段から順次読み出される差分値
データを順次積分する積分演算手段とで構成される。

【００３１】そして、積分制御手段で得られる積分値デ
ータに基づいて波形データを出力する波形データ出力手
段を有する。この波形データ出力手段は、積分手段で得
られる積分値データと、差分値データ記憶手段から読み
出される差分値データと、アドレスデータ生成手段によ
り生成されたアドレスデータに基づいて、補間演算を実
行することにより、波形データを生成し出力する。

【００３２】

【作用】差分値データ記憶手段から連続する差分値デー
タを順次読み出してそれを順次積分すれば、元の波形情
報が再現される。

【００３３】これに対して、アドレスデータ生成手段
が、差分値データ記憶手段から差分値データを読み出す
ためのアドレスデータを、アドレスデータ歩進量に基づ
いて更新することにより、元の波形情報に対して音高が
変化した波形データを生成することができる。従って、
このような波形データを電子楽器などの音源として使用
することができる。

【００３４】ここで、例えばアドレスデータ歩進量が１
より大きい場合に、アドレスデータ生成手段におけるア
ドレスデータの更新によって差分値データ記憶手段上で
アドレスが２以上進む場合、積分制御手段は、その各ア
ドレスの差分値データを差分値データ記憶手段から順次
読み出して積分する。

【００３５】この結果、アドレスデータ歩進量が１より
大きい場合であっても、適切な積分値データを演算する
ことができる。そして、そのようにして得られる積分値
データに対して、波形データ出力手段が例えば補間演算
により、波形データを生成し出力することができる。

【００３６】

【実施例】以下、図面を参照しながら本発明の実施例に
つき詳細に説明する。まず、本発明の実施例の全体構成
は、前述した図１１の一般的な構成と同じである。ただ
し、アドレスコントローラ１１０１から積分器１１０３
へは、キャリーのほか、後述するステップ変化量が入力
される。アドレスジェネレータの構成 図１は、図１１のアドレスジェネレータ１１０１の本発
明の実施例におけるブロック構成図である。

【００３７】図１において、現在値アドレス格納メモリ
１０１から読み出された現在値アドレスが、前述のＤＰ
ＣＭ−ＲＯＭアドレッシング用のアドレス上位部（整数
部下１桁目を除いた整数部）とアドレス下位部（整数部
下１桁目と小数部）に分離され、それぞれアドレス上位
部レジスタ１０２とアドレス下位部レジスタ１０３にセ
ットされる。

【００３８】また、アドレス歩進量格納メモリ１０４か
らは、演奏される楽音の音高（ピッチ）に比例するアド
レス歩進量が読み出され、アドレス歩進量レジスタ１０
５にセットされる。

【００３９】このアドレス歩進量と現在値アドレスと
は、図２に示される対応関係にあり、アドレス歩進量
は、現在値アドレスの整数部の下１桁とそれに続く小数
部に対応している。

【００４０】つぎに図１に戻って、アドレス下位部レジ
スタ１０３から読み出されたアドレス下位部と、アドレ
ス歩進量レジスタ１０５から読み出されたアドレス歩進
量は、バイナリ加算器１０６で加算される。バイナリ加
算器１０６は、整数部の１桁と小数部の範囲で加算動作
を行って、現アドレス下位部を出力する。この場合、小
数部の１桁目が桁上がりすると、バイナリ加算器１０６
は、整数部の値を＋１し、整数部の１桁目が桁上がりす
ると、キャリーを出力する。

【００４１】一方、インクリメンタ１０７は、入力され
る現在値アドレスの上位部に対して、バイナリ加算器１
０６からのキャリー出力が無ければ、それをそのまま現
アドレス上位部として出力するが、キャリー出力があれ
ば、それをインクリメントして現アドレス上位部として
出力する。

【００４２】つぎに、現アドレス上位部と現アドレス下
位部は、更新された現在値アドレスとして、現在値アド
レス格納メモリ１０１にセットされるとともに、現アド
レス上位部及び現アドレス下位部の整数部は現整数アド
レスとして本発明の実施例における図１１のアドレスコ
ントローラ１１０２へ、また、現アドレス下位部の小数
部は現小数アドレスとして本発明の実施例における図１
１の補間器１１０４へそれぞれ転送される。

【００４３】また、現在値アドレス格納メモリ１０１か
ら読み出された現在値アドレスの整数部の下位２ビット
は、前アドレスステップレジスタ１０８に格納され、更
新された現在値アドレスの整数部の下位２ビットととも
に、ステップ演算器１０９において、図３に示される演
算真理値表に従って演算され、その演算結果が、ステッ
プ変化量として本発明の実施例における図１１の積分器
１１０３に出力される。アドレスコントローラの構成 次に、本発明の実施例における図１１のアドレスコント
ローラ１１０２のブロック構成図は、前述した図１４の
構成と同様である。

【００４４】ただし、本発明の実施例では、現整数アド
レスとそれがデクリメンタ１４０３で値１だけ減算され
た整数アドレスのほかに、その減算された整数アドレス
がさらにデクリメンタ１４０３で値１だけ減算された整
数アドレスが、ＤＰＣＭ−ＲＯＭへ出力され得る。積分器の構成 図４は、本発明の実施例における図１１の積分器１１０
３のブロック構成図である。

【００４５】図４において、まず、積分値メモリ４０４
から読み出された積分値は、積分値格納レジスタ４０５
に格納される。一方、本発明の実施例における図１１の
アドレスコントローラ１１０２において現整数アドレス
から値１だけ減算されたアドレスによってＤＰＣＭ−Ｒ
ＯＭから読み出された差分値データは、＃２の差分値レ
ジスタ４０２に格納される。また、アドレスコントロー
ラ１１０２において現整数アドレスから値２だけ減算さ
れたアドレスによってＤＰＣＭ−ＲＯＭから読み出され
た差分値データは、＃１の差分値レジスタ４０１に格納
される。

【００４６】そして、図１の構成を有する図１１のアド
レスジェネレータ１１０１から入力されるステップ変化
量が後述するように０のときは、積分値格納レジスタ４
０５に格納された積分値が積分値セレクタ４０６によっ
て選択され、積分値演算ＡＬＵ４０７に入力される。積
分値演算ＡＬＵ４０７は、その積分値を、そのまま積分
値出力レジスタ４０８に格納する。

【００４７】また、上記ステップ変化量が後述するよう
に１のときは、＃２の差分値レジスタ４０２に格納され
ている差分値データが差分値セレクタ４０３により選択
されて積分値演算ＡＬＵ４０７に入力され、一方、積分
値格納レジスタ４０５に格納された積分値が積分値セレ
クタ４０６によって選択されて積分値演算ＡＬＵ４０７
に入力される。積分値演算ＡＬＵ４０７は、積分値格納
レジスタ４０５からの積分値に、＃２の差分値レジスタ
４０２からの差分値データを累算する。その累算結果
は、積分値出力レジスタ４０８に格納される。

【００４８】さらに、上記ステップ変化量が後述するよ
うに２のときは、まず、第１番目のタイミングで、＃１
の差分値レジスタ４０１に格納されている差分値データ
が差分値セレクタ４０３により選択されて積分値演算Ａ
ＬＵ４０７に入力され、一方、積分値格納レジスタ４０
５に格納された積分値が積分値セレクタ４０６によって
選択されて積分値演算ＡＬＵ４０７に入力される。積分
値演算ＡＬＵ４０７は、積分値格納レジスタ４０５から
の積分値に、＃１の差分値レジスタ４０１からの差分値
データを累算する。その累算結果は、積分値出力レジス
タ４０８に格納される。つぎに、第２番目のタイミング
で、＃２の差分値レジスタ４０２に格納されている差分
値データが差分値セレクタ４０３により選択されて積分
値演算ＡＬＵ４０７に入力され、一方、第１番目のタイ
ミングで積分値格納レジスタ４０５に格納された積分値
が積分値セレクタ４０６で選択されて積分値演算ＡＬＵ
４０７に入力される。積分値演算ＡＬＵ４０７は、上記
第１番目のタイミングで得られた積分値に上記＃２の差
分値レジスタ４０２からの差分値データを累算する。そ
の累算結果は、ふたたび積分値出力レジスタ４０８に格
納される。補間器の構成 つぎに、本発明の実施例における図１１の補間器１１０
４のブロック構成図は、前述した図１６の構成と同様で
ある。具体例による波形データの生成動作 つぎに、上述した本発明の実施例の動作を、ステップ変
化量０、１、および２に対応する３つの具体例を用いて
説明する。なお、アドレスおよびアドレス歩進量はとも
に、４ビットの整数部と４ビットの小数部を有し、浮動
小数点表示に基づくデータであるとする。 （ａ） 現在値アドレス：3.25 アドレス歩進量：0.5 図５は、アドレス歩進量と波形データの振幅値との関係
を示す図（その１）である。この場合は、現在値アドレ
スにアドレス歩進量が加算されても、現整数アドレスが
更新されない場合である。また図６は、現在値アドレス
にアドレス歩進量が加算されて、現在値アドレスが更新
され、またステップ変化量が得られる過程を示す図（そ
の１）である。

【００４９】まず、図１の構成を有する図１１のアドレ
スジェネレータ１１０１において、現在値アドレス格納
メモリ１０１から読み出された現在値アドレス(3.25)
は、図６に示されるように、００１１：０１００で表さ
れる。ここで、“：”は、整数部と小数部の境目を示
す。

【００５０】つぎに、この現在値アドレスがＤＰＣＭ−
ＲＯＭアドレッシング用のアドレス上位部（００１）と
アドレス下位部（１：０１００）に分離され、それぞれ
アドレス上位部レジスタ１０２とアドレス下位部レジス
タ１０３にセットされる。

【００５１】また、アドレス歩進量格納メモリ１０４か
らからアドレス歩進量(0.5) （０：１０００）が読み出
され、アドレス歩進量レジスタ１０５にセットされる。
つぎに、アドレス下位部レジスタ１０３から読み出され
たアドレス下位部(1.25)（１：０１００）と、アドレス
歩進量レジスタ１０５から読み出されたアドレス歩進量
(0.5) （０：１０００）が、バイナリ加算器１０６で加
算され、加算結果として現アドレス下位部(1.75)（１：
１１００）が得られる。この場合、バイナリー加算器１
０６の整数部の桁上げはないので、キャリーは出力され
ない。

【００５２】この結果、インクリメンタ１０７におい
て、アドレス上位部レジスタ１０３の出力（００１）
は、そのまま現アドレス上位部（００１）として出力さ
れる。この段階で現整数アドレスは、現アドレス上位部
（００１）と現アドレス下位部の整数部（１）によって
（００１１＝３₍₁₀₎）となり、また現小数アドレスは、
現アドレス下位部の小数部(0.75)（：１１００）に等し
くなる。ここで、Ｘ₍₁₀₎はＸが１０進値であることを表
す。

【００５３】つぎに、現アドレス上位部（００１）と現
アドレス下位部（１：１１００）により更新された現在
値アドレス(3.75)（００１１：１１００）は、現在値ア
ドレス格納メモリ１０１にセットされると共に、現整数
アドレス（００１１＝３₍₁₀₎）は本発明の実施例におけ
る図１１のアドレスコントローラ１１０２へ、また現小
数アドレス（：１１００）は補間器１１０４へそれぞれ
出力される。

【００５４】一方、現在値アドレス(3.25)の整数部の下
位２桁（１１）は、前ステップとして前アドレスステッ
プレジスタ１０８に格納される。そして、上記レジスタ
１０８の出力と、新ステップである更新された現在値ア
ドレス(3.75)の整数部の下位２桁（１１）とに対して、
ステップ演算器１０９が、図３に示す演算真理値表で示
される演算を行なう。この結果、図５、図６の例では、
ステップ演算器１０９は、ステップ変化量０を本発明の
実施例における図１１の積分器１１０４に出力する。

【００５５】つぎに、図４の構成を有する図１１の積分
器１１０３において、積分値メモリ４０４から読み出さ
れた積分値（図５のＳ₁ ）が、積分値格納レジスタ４０
５に格納される。

【００５６】しかしこの場合は、ステップ変化量が０で
あるため、積分値演算ＡＬＵ４０７における加算演算は
行われず、＃１の差分値レジスタ４０１および＃２の差
分値レジスタ４０２の各内容は無視され、積分値Ｓ₁ は
そのまま積分値出力レジスタ４０８に格納される。

【００５７】つぎに、図１６の構成を有する本発明の実
施例における図１１の補間器１１０４において、現整数
アドレス(3) によって読み出されデータ入力レジスタ１
６０１に格納された入力データである差分値Ｄ₁ は、乗
算器１６０２で現小数アドレス(0.75)と乗算され、その
乗算出力Ｄh が、図４の構成を有する図１１の積分器１
１０３から出力され積分値レジスタ１６０３に格納され
ている積分値Ｓ₁ に、加算器１６０４で加算されて、現
在値アドレス(3.75)における振幅値Ａ₂ とされる（図５
参照）。 （ｂ） 現在値アドレス：3.75 アドレス歩進量：0.5 図７は、アドレス歩進量と波形データの振幅値との関係
を示す図（その２）である。この場合は、現在値アドレ
スにアドレス歩進量が加算されて、現整数アドレスが＋
１更新される場合である。また図８は、現在値アドレス
にアドレス歩進量が加算されて、現在値アドレスが更新
され、またステップ変化量が得られる過程を示す図（そ
の２）である。

【００５８】まず、図１の構成を有する図１１のアドレ
スジェネレータ１１０１において、現在値アドレス格納
メモリ１０１から読み出された現在値アドレス(3.25)
は、図８に示されるように、００１１：１１００で表さ
れる。

【００５９】つぎに、この現在値アドレスがＤＰＣＭ−
ＲＯＭアドレッシング用のアドレス上位部（００１）と
アドレス下位部（１：１１００）に分離され、それぞれ
アドレス上位部レジスタ１０２とアドレス下位部レジス
タ１０３にセットされる。

【００６０】また、アドレス歩進量格納メモリ１０４か
らアドレス歩進量(0.5) （０：１０００）が読み出さ
れ、アドレス歩進量レジスタ１０５にセットされる。つ
ぎに、アドレス下位部レジスタ１０３から読み出された
アドレス下位部(1.75)（１：１１００）と、アドレス歩
進量レジスタ１０５から読み出されたアドレス歩進量
(0.5) （０：１０００）が、バイナリ加算器１０６で加
算され、加算結果として現アドレス下位部(0.25)（０：
０１００）が得られるとともにキャリーが１つインクリ
メンタ１０７へ出力される。

【００６１】この結果、インクリメンタ１０７におい
て、アドレス上位部レジスタ１０３の出力（００１）が
インクリメントされ、現アドレス上位部（０１０）とし
て出力される。この段階で現整数アドレスは、現アドレ
ス上位部（０１０）と現アドレス下位部の整数部（０）
によって（０１００＝４₍₁₀₎）となり、また現小数アド
レスは、現アドレス下位部の小数部(0.25)（：０１０
０）に等しくなる。

【００６２】つぎに、現アドレス上位部（０１０）と現
アドレス下位部（０：０１００）により更新された現在
値アドレス(4.25)（０１００：０１００）は、現在値ア
ドレス格納メモリ１０１にセットされると共に、現整数
アドレス（０１００＝４₍₁₀₎）は本発明の実施例におけ
る図１１のアドレスコントローラ１１０２へ、また現小
数アドレス（：０１００）は補間器１１０４へそれぞれ
出力される。

【００６３】一方、現在値アドレス(3.75)の整数部の下
位２桁（１１）は、前ステップとして前アドレスステッ
プレジスタ１０８に格納される。そして、上記レジスタ
１０８の出力と、更新された現在値アドレス(4.25)の整
数部の下位２桁（００）である新ステップとに対して、
ステップ演算器１０９が、図３に示す演算真理値表で示
される演算を行なう。この結果、図７、図８の例では、
ステップ演算器１０９は、ステップ変化量１を本発明の
実施例における図１１の積分器１１０４に出力する。

【００６４】この後、アドレスジェネレータ１１０１か
ら出力された現整数アドレス(4) は、図１１のアドレス
コントローラ１１０２内の図１４のセレクタ１４０１か
らアドレス出力レジスタ１４０２を介して、ＤＰＣＭ−
ＲＯＭへ出力されるとともに、デクリメンタ１４０３へ
入力される。つぎに、デクリメンタ１４０３で値１だけ
減算された整数アドレス(3) が、同様にセレクタ１４０
１、アドレス出力レジスタ１４０２を介して、ＤＰＣＭ
−ＲＯＭへ出力されるとともに、ふたたびデクリメンタ
１４０３へ入力される。つづいて、デクリメンタ１４０
３でさらに値１だけ減算された整数アドレス(2) が、同
様にセレクタ１４０１、アドレス出力レジスタ１４０２
を介して、ＤＰＣＭ−ＲＯＭへ出力される。

【００６５】つぎに、図４の構成を有する図１１の積分
器１１０３において、積分値メモリ４０４から読み出さ
れた積分値（図７のＳ₁ ）が、積分値格納レジスタ４０
５に格納される。

【００６６】一方、本発明の実施例における図１１のア
ドレスコントローラ１１０２において現整数アドレスか
ら値１だけ減算されたアドレス(3) によってＤＰＣＭ−
ＲＯＭから読み出された差分値データ（図７のＤ₁ ）
は、＃２の差分値レジスタ４０２に格納される。また、
アドレスコントローラ１１０２において現整数アドレス
から値２だけ減算されたアドレス(2) によりＤＰＣＭ−
ＲＯＭから読み出された差分値データは、＃１の差分値
レジスタ４０１に格納されるが、前述したステップ変化
量が１のときは＃１の差分値レジスタ４０１に格納され
た差分値データは積分動作には使用されず無視される。

【００６７】つぎに、上述のようにステップ変化量が１
のときは、＃２の差分値レジスタ４０１に格納されてい
る差分値データ（Ｄ₁ ）が差分値セレクタ４０３により
選択されて積分値演算ＡＬＵ４０７に入力され、一方、
積分値格納レジスタ４０５に格納された積分値（Ｓ₁ ）
が積分値セレクタ４０６によって選択されて積分値演算
ＡＬＵ４０７に入力される。積分値演算ＡＬＵ４０７
は、積分値格納レジスタ４０５からの積分値（Ｓ₁ ）
に、＃２の差分値レジスタ４０１からの差分値データ
（Ｄ₁ ）を累算する。その累算結果（図７のＳ₂ ）は、
積分値出力レジスタ４０８に格納される。

【００６８】つぎに、図１６の構成を有する本発明の実
施例における図１１の補間器１１０４において、現整数
アドレス(4) によって読み出されデータ入力レジスタ１
６０１に格納された入力データである差分値Ｄ₂ は、乗
算器１６０２で現小数アドレス(0.25)と乗算され、その
乗算出力Ｄh が、図４の構成を有する図１１の積分器１
１０３から出力され積分値レジスタ１６０３に格納され
ている積分値Ｓ₂ に、加算器１６０４で加算されて、現
在値アドレス(4.25)における振幅値Ａ₂ とされる（図７
参照）。 （ｃ） 現在値アドレス：3.75 アドレス歩進量：1.5 図９は、アドレス歩進量と波形データの振幅値との関係
を示す図（その３）である。この場合は、現在値アドレ
スにアドレス歩進量が加算されて、現整数アドレスが＋
２更新される場合である。また、図１０は現在値アドレ
スにアドレス歩進量が加算されて、現在値アドレスが更
新され、またステップ変化量が得られる過程を示す図
（その３）である。

【００６９】まず、図１の構成を有する図１１のアドレ
スジェネレータ１１０１において、現在値アドレス格納
メモリ１０１から読み出された現在値アドレス(3.75)
は、図１０に示されるように、００１１：１１００で表
される。

【００７０】つぎに、この現在値アドレスが、ＤＰＣＭ
−ＲＯＭアドレッシング用のアドレス上位部（００１）
とアドレス下位部(1.75)（１：１１００）に分離され、
それぞれアドレス上位部レジスタ１０２とアドレス下位
部レジスタ１０３にセットされる。また、アドレス歩進
量格納メモリ１０４からからアドレス歩進量(1.5)
（１：１０００）が読み出され、アドレス歩進量レジス
タ１０５にセットされる。

【００７１】つぎに、アドレス下位部レジスタ１０３か
ら読み出されたアドレス下位部(1.75)（１：１１００）
と、アドレス歩進量レジスタ１０５から読み出されたア
ドレス歩進量(1.5) （１：１０００）が、バイナリ加算
器１０６で加算され、加算結果として現アドレス下位部
(1.25)（１：０１００）が得られるとともにキャリーが
１つインクリメンタ１０７へ出力される。

【００７２】この結果、インクリメンタ１０７におい
て、アドレス上位部レジスタ１０３の出力（００１）が
インクリメントされ、現アドレス上位部（０１０）とし
て出力される。この段階で現整数アドレスは、現アドレ
ス上位部（０１０）と現アドレス下位部の整数部（１）
によって（０１０１＝５₍₁₀₎）となり、また現小数アド
レスは、現アドレス下位部の小数部(0.25)（：０１０
０）に等しくなる。

【００７３】つぎに、現アドレス上位部（０１０）と現
アドレス下位部（１：０１００）により更新された現在
値アドレス(5.25)（０１０１：０１００）は、現在値ア
ドレス格納メモリ１０１にセットされると共に、現整数
アドレス（０１０１＝５₍₁₀₎）は本発明の実施例におけ
る図１１のアドレスコントローラ１１０２へ、また現小
数アドレス（：０１００）は補間器１１０４へそれぞれ
出力される。

【００７４】一方、現在値アドレス(3.75)の整数部の下
位２桁（１１）は、前ステップとして前アドレスステッ
プレジスタ１０８に格納される。そして、上記レジスタ
１０８の出力と、更新された現在値アドレス(5.25)の整
数部の下位２桁（０１）である新ステップとに対して、
ステップ演算器１０９が、図３に示す演算真理値表で示
される演算を行なう。この結果、図９、図１０の例で
は、ステップ演算器１０９は、ステップ変化量２を本発
明の実施例における図１１の積分器１１０４に出力す
る。

【００７５】この後、アドレスジェネレータ１１０１か
ら出力された現整数アドレス(5) は、図１１のアドレス
コントローラ１１０２内の図１４のセレクタ１４０１か
らアドレス出力レジスタ１４０２を介して、ＤＰＣＭ−
ＲＯＭへ出力されるとともに、デクリメンタ１４０３へ
入力される。つぎに、デクリメンタ１４０３で値１だけ
減算された整数アドレス(4) が、同様にセレクタ１４０
１、アドレス出力レジスタ１４０２を介して、ＤＰＣＭ
−ＲＯＭへ出力されるとともに、ふたたびデクリメンタ
１４０３へ入力される。つづいて、デクリメンタ１４０
３でさらに値１だけ減算された整数アドレス(3) が、同
様にセレクタ１４０１、アドレス出力レジスタ１４０２
を介して、ＤＰＣＭ−ＲＯＭへ出力される。

【００７６】つぎに、図４の構成を有する図１１の積分
器１１０３において、積分値メモリ４０４から読み出さ
れた積分値（図９のＳ₁ ）が、積分値格納レジスタ４０
５に格納される。

【００７７】一方、本発明の実施例における図１１のア
ドレスコントローラ１１０２において現整数アドレスか
ら値１だけ減算されたアドレス(4) によってＤＰＣＭ−
ＲＯＭから読み出された差分値データ（図９のＤ₂ ）
は、＃２の差分値レジスタ４０２に格納される。また、
アドレスコントローラ１１０２において現整数アドレス
から値２だけ減算されたアドレス(3) によりＤＰＣＭ−
ＲＯＭから読み出された差分値データ（図９のＤ₁ ）
は、＃１の差分値レジスタ４０１に格納される。

【００７８】つぎに、上述のようにステップ変化量が２
のときは、まず、第１番目のタイミングで、＃１の差分
値レジスタ４０１に格納されている差分値データ
（Ｄ₁ ）が差分値セレクタ４０３により選択されて積分
値演算ＡＬＵ４０７に入力され、一方、積分値格納レジ
スタ４０５に格納された積分値（Ｓ₁ ）が積分値セレク
タ４０６によって選択されて積分値演算ＡＬＵ４０７に
入力される。積分値演算ＡＬＵ４０７は、積分値格納レ
ジスタ４０５からの積分値（Ｓ₁ ）に、＃１の差分値レ
ジスタ４０１からの差分値データ（Ｄ₁ ）を累算する。
その累算結果（図９のＳ₂ ）は、積分値出力レジスタ４
０８に格納される。

【００７９】つづいて、第２番目のタイミングで、＃２
の差分値レジスタ４０２に格納されている差分値データ
（Ｄ₂ ）が差分値セレクタ４０３により選択されて積分
値演算ＡＬＵ４０７に入力され、一方、第１番目のタイ
ミングで積分値格納レジスタ４０５に格納された積分値
（Ｓ₂ ）が積分値セレクタ４０６で選択されて積分値演
算ＡＬＵ４０７に入力される。積分値演算ＡＬＵ４０７
は、上記第１番目のタイミングで得られた積分値
（Ｓ₂ ）に上記＃２の差分値レジスタ４０２からの差分
値データ（Ｄ₂ ）を累算する。その累算結果（図９のＳ
₃ ）は、ふたたび積分値出力レジスタ４０８に格納され
る。

【００８０】つぎに、図１６の構成を有する本発明の実
施例における図１１の補間器１１０４において、現整数
アドレス(5) によって読み出されデータ入力レジスタ１
６０１に格納された入力データである差分値Ｄ₃ は、乗
算器１６０２で現小数アドレス(0.25)と乗算され、その
乗算出力Ｄh が、図４の構成を有する図１１の積分器１
１０３から出力され積分値レジスタ１６０３に格納され
ている積分値Ｓ₃ に、加算器１６０４で加算されて、現
在値アドレス(5.25)における振幅値Ａ₂ とされる（図９
参照）。

【００８１】上述のようにして、１より大きい値のアド
レス歩進量(1.5) によって、現在値アドレスの整数部が
(3) から(5) に飛んでも、ステップ変化量（この場合は
２）を用いることによって、正しい波形データが得られ
る。

【００８２】以上説明したように、本発明の実施例で
は、現在値アドレスの整数部の下位２桁である前ステッ
プと更新された現在値アドレスの整数部の下位２桁であ
る新ステップとの数値関係によって、現在値アドレスの
更新動作によって整数部がいくつ増加したか、すなわち
ステップ変化量を判別することができる。従って、その
関係を図３のようなテーブルとして保持しておき、それ
をアドレス更新時に参照することにより、ステップ変化
量を求めることができる。そして、そのステップ変化量
に応じて、サンプリングタイミング毎に、ＤＰＣＭ−Ｒ
ＯＭから差分値データを読出しそれを積分する動作の繰
返し回数を制御することにより、アドレス歩進量が１よ
り大きい値であっても正しい波形データを生成できる。他の実施例 なお、以上説明した本発明の実施例では、アドレス歩進
量が２以下、またステップ変化量が２ステップ以下とし
て説明したが、本発明はこれらに限定されるものではな
い。例えば、アドレス歩進量を３以下まで許す場合に
は、以下のようにすればよい。

【００８３】すなわち、現在値アドレスを、下２桁を除
いた整数部からなるアドレス上位部と、整数部下２桁と
小数部よりなるアドレス下位部に分離する。つぎに、ア
ドレス下位部に対して、整数部２桁と小数部よりなるア
ドレス歩進量を加算する。つづいて、この加算の結果、
キャリーが生じたら、アドレス上位部の値をインクリメ
ントする。さらに、元の現在値アドレスの整数部の下３
桁と、更新された現在値アドレスの整数部の下３桁とを
比較して、０〜３のステップ変化量を演算し、そのステ
ップ変化量に応じた数の差分値データを順次ＤＰＣＭ−
ＲＯＭから読み出して積分演算を行なう。そして、その
積分結果と、現在値アドレスの整数部に対応してＤＰＣ
Ｍ−ＲＯＭから読み出した差分値、および現在値アドレ
スの小数部とに基づいて、補間演算を実行し、所望の波
形データを得る。

【００８４】

【発明の効果】本発明によれば、アドレスデータ歩進量
が１より大きい場合であっても、差分値データ記憶手段
に記憶された差分値データに基づいて適切な積分値デー
タを演算することができ、そのようにして得られる適切
な積分値データに対して、波形データを生成し出力する
ことが可能となる。

【００８５】この結果、ＤＰＣＭ方式の波形データ読出
し装置において、元々の波形情報の原音高より高い音高
の楽音を生成することが可能となる。そのため、従来の
ＰＣＭ音源に比べて、はるかに小さい記憶容量で電子楽
器の音源が作れ、製作コストの低減が大きく図られる。

【図面の簡単な説明】

【図１】アドレスジェネレータの本発明の実施例におけ
るブロック構成図である。

【図２】本発明の実施例の現在値アドレスとアドレス歩
進量との対応関係を示す図である。

【図３】ステップ演算器における演算真理値表を示す図
である。

【図４】積分器の本発明の実施例におけるブロック構成
図である。

【図５】本発明の実施例におけるアドレス歩進量と波形
データの振幅値との関係を示す図（その１）である。

【図６】現在値アドレスとアドレス歩進量からステップ
変化量が得られる過程を示す図（その１）である。

【図７】本発明の実施例におけるアドレス歩進量と波形
データの振幅値との関係を示す図（その２）である。

【図８】現在値アドレスとアドレス歩進量からステップ
変化量が得られる過程を示す図（その２）である。

【図９】本発明の実施例におけるアドレス歩進量と波形
データの振幅値との関係を示す図（その３）である。

【図１０】現在値アドレスとアドレス歩進量からステッ
プ変化量が得られる過程を示す図（その３）である。

【図１１】波形データ読出し装置の全体構成図である。

【図１２】従来例のアドレスジェネレータの一部のブロ
ック構成図である。

【図１３】従来例の現在値アドレスとアドレス歩進量と
の対応関係を示す図である。

【図１４】アドレスコントローラのブロック構成図であ
る。

【図１５】従来例の積分器のブロック構成図である。

【図１６】補間器のブロック構成図である。

【図１７】従来例におけるアドレス歩進量と波形データ
の振幅値との関係を示す図（その１）である。

【図１８】従来例におけるアドレス歩進量と波形データ
の振幅値との関係を示す図（その２）である。

【符号の説明】

１０１ 現在値アドレス格納メモリ １０２ アドレス上位部レジスタ １０３ アドレス下位部レジスタ １０４ アドレス歩進量格納メモリ １０５ アドレス歩進量レジスタ １０６ バイナリ加算器 １０７ インクリメンタ １０８ 前アドレスステップレジスタ １０９ ステップ演算器 ４０１ 差分値レジスタ＃１ ４０２ 差分値レジスタ＃２ ４０３ 差分値セレクタ ４０４ 積分値メモリ ４０５ 積分値格納レジスタ ４０６ 積分値セレクタ ４０７ 積分値演算ＡＬＵ ４０８ 積分値出力レジスタ １１０１ アドレスジェネレータ １１０２ アドレスコントローラ １１０３ 積分器 １１０４ 補間器 １２０１ 現在値アドレス格納メモリ １２０２ アドレス整数部レジスタ １２０３ アドレス小数部レジスタ １２０４ アドレス歩進量格納メモリ １２０５ アドレス歩進量レジスタ １４０１ セレクタ １４０２ アドレス出力レジスタ １４０３ デクリメンタ １５０１ 積分用データ入力レジスタ １５０２ 積分値格納メモリ １５０３ 積分値出力レジスタ １５０４ 積分演算ＡＬＵ １６０１ データ入力レジスタ １６０２ 乗算器 １６０３ 積分値レジスタ １６０４ 加算器

Claims (3)

【特許請求の範囲】
1. 【請求項１】 波形情報の各標本値間の差分値データを
   記憶する差分値データ記憶手段と、 指定されるアドレスデータ歩進量に基づき、前記差分値
   データ記憶手段から前記差分値データを読み出すための
   アドレスデータを更新し生成するアドレスデータ生成手
   段と、 該アドレスデータ生成手段において更新される前記アド
   レスデータに対応して前記差分値データ記憶手段上でア
   ドレスが更新されるのに対応して、該各アドレスに対応
   する差分値データを前記差分値データ記憶手段から順次
   読み出し積分する積分制御手段と、 該積分制御手段で得られる積分値データに基づいて波形
   データを出力する波形データ出力手段と、 を有することを特徴とする波形データ読出し装置。
2. 【請求項２】 前記積分制御手段は、 前記アドレスデータ生成手段により生成されたアドレス
   データを基準として、該アドレスデータの更新量に応じ
   た数の連続するアドレスデータを生成するアドレスデー
   タ制御手段と、 該アドレスデータ制御手段から順次出力される前記各ア
   ドレスデータに対応して前記差分値データ記憶手段から
   順次読み出される前記差分値データを順次積分する積分
   演算手段と、 を有することを特徴とする請求項１に記載の波形データ
   読出し装置。
3. 【請求項３】 前記波形データ出力手段は、前記積分手
   段で得られる積分値データと、前記差分値データ記憶手
   段から読み出される差分値データと、前記アドレスデー
   タ生成手段により生成されたアドレスデータに基づい
   て、補間演算を実行することにより、前記波形データを
   生成し出力する、 ことを特徴とする請求項１又は２の何れか１項に記載の
   波形データ読出し装置。