JPH0955663A - 信号遅延装置及び信号遅延方法 - Google Patents

Abstract

(57)【要約】 【課題】本発明は入力されたアナログ信号を遅延して時
間補正する信号遅延装置に関し、不要な遅延時間を無く
し、かつ補正時間の分解能を向上し得るようにする。 【解決手段】アナログデイジタル変換手段（２）によつ
てΣΔ変調方式で変換されたデイジタル信号（Ｓ２）を
そのままメモリ手段（２１）に書き込み、そして読み出
すようにしたことにより、従来、デイシメーシヨンフイ
ルタやオーバーサンプリングフイルタで発生していた不
要な遅延時間を無くすことができると共に、従来よりも
補正時間の分解能を向上し得る。

Description

【発明の詳細な説明】

【０００１】

【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術（図５） 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態（図１〜図４） 発明の効果

【０００２】

【発明の属する技術分野】本発明は信号遅延装置及び信
号遅延方法に関し、例えば音響システムにおいてオーデ
イオ信号の伝搬時間差を補正する際に用いるデイジタル
デイレイ装置に適用して好適なものである。

【０００３】

【従来の技術】従来、音響システムにおいては、機器間
のオーデイオ信号の伝搬時間差を補正するためデイジタ
ルデイレイ装置が用いられている。デイジタルデイレイ
装置では、オーデイオ信号を一旦メモリに書き込み、読
み出すときに補正する時間分だけ読み出し動作を遅らせ
ることによりオーデイオ信号を遅延して伝搬時間差を補
正するようになされている。

【０００４】ここで従来のデイジタルデイレイ装置を図
５に示す。この図５に示すように、デイジタルデイレイ
装置１においては、まず入力端子（図示せず）を介して
入力されたアナログのオーデイオ信号Ｓ１をΣΔ変調型
アナログデイジタル変換器２に取り込むようになされて
いる。ΣΔ変調型アナログデイジタル変換器２は、オー
デイオ信号Ｓ１のサンプリング周波数をｆs とすると、
オーデイオ信号Ｓ１を64×ｆs のサンプリング周波数で
オーバサンプリングし、ΣΔ変調方式のアナログデイジ
タル変換によつて量子化ビツト数が１ビツトのデイジタ
ルオーデイオ信号Ｓ２に変換する。

【０００５】デイシメーシヨンフイルタ３はＦＩＲ（Fi
nite Impulse Response ）型のデイジタルフイルタによ
つて構成され、入力されたデイジタルオーデイオ信号Ｓ
２を間引き、当該デイジタルオーデイオ信号Ｓ２をサン
プリング周波数ｆs で量子化ビツト数が例えば20ビツト
のマルチビツトのデイジタルオーデイオ信号Ｓ３に変換
する。

【０００６】メモリ４は例えばＲＡＭ（Random Access
Memory）でなり、入力されたデイジタルオーデイオ信号
Ｓ３を１サンプルずつ（すなわち20ビツトずつ）取り込
んで順次記憶する。またメモリ４は例えばＣＰＵ（Cent
ral Processing Unit ）でなる制御回路５からの制御信
号に基づいて読み出し動作を書き込み動作に対して遅延
し（具体的には、読み出し位置を書き込み位置に対して
シフトする）、書き込まれたデイジタルオーデイオ信号
Ｓ３を順次読み出す。これによりデイジタルオーデイオ
信号Ｓ３に対して所望量遅延したデイジタルオーデイオ
信号Ｓ４が生成される。

【０００７】オーバーサンプリングフイルタ６はＦＩＲ
型のデイジタルフイルタによつて構成され、入力された
デイジタルオーデイオ信号Ｓ４を補間してサンプリング
周波数を64×ｆs に上げ、デイジタルオーデイオ信号Ｓ
２に対応した量子化ビツト数が１ビツトのデイジタルオ
ーデイオ信号Ｓ５に変換する。デイジタルアナログ変換
器（Ｄ／Ａ）７は１ビツト対応のものであり、入力され
たデイジタルオーデイオ信号Ｓ５を順次アナログのオー
デイオ信号Ｓ６に変換する。このオーデイオ信号Ｓ６は
出力端子（図示せず）を介してデイジタルデイレイ装置
１から出力される。このようにしてデイジタルデイレイ
装置１では、メモリ４の読み出し動作を書き込み動作に
対して遅延することによりオーデイオ信号Ｓ１に対して
所望量遅延したオーデイオ信号Ｓ６を生成する。

【０００８】因みに、デイジタルデイレイ装置１には、
ジヨグダイアル８とアナログデイジタル変換器（Ａ／
Ｄ）９とでなるロータリーエンコーダやフロントパネル
キー１０が設けられており、このロータリーエンコーダ
やフロントパネルキー１０を用いてオーデイオ信号Ｓ１
の遅延時間を設定し得るようになされている。またデイ
ジタルデイレイ装置１には、外部機器からのＭＩＤＩ
（Musical Instrument Digital Interface）信号を受け
ることができるように入出力インタフエイス（Ｉ／Ｏ）
１１が設けられており、外部機器からもオーデイオ信号
Ｓ１の遅延時間を設定し得るようになされている。これ
らの方法によつて設定された遅延時間は制御回路５に取
り込まれる。制御回路５は、この遅延時間に応じて上述
のようにメモリ４の読み出し動作を書き込み動作に対し
て遅延させると共に、その設定された遅延時間をデイス
プレイ１２上に表示させる。

【０００９】

【発明が解決しようとする課題】ところでかかる構成の
デイジタルデイレイ装置１においては、デイシメーシヨ
ンフイルタ３やオーバーサンプリングフイルタ６で必ず
遅延時間が生じてしまう。オーデイオ信号Ｓ１に対して
補正する時間がこのフイルタの遅延時間よりも大きい場
合にはフイルタの遅延時間を差し引いて補正すれば問題
ないが、補正する時間がこのフイルタの遅延時間よりも
小さい場合には補正できなくなつてしまう問題がある。

【００１０】また上述のデイジタルデイレイ装置１にお
いては、メモリ４が１／ｆs のステツプで動作するた
め、オーデイオ信号Ｓ１に対して補正し得る時間の分解
能は１／ｆs となる。例えばサンプリング周波数ｆs を
48〔KHz 〕とすると、補正し得る時間の分解能は約20.8
〔μS 〕になる。言い換えればデイジタルデイレイ装置
１では、これ以上細かい時間でオーデイオ信号Ｓ１を補
正できないといつた欠点がある。

【００１１】本発明は以上の点を考慮してなされたもの
で、不要な遅延時間を無くし、かつ補正時間の分解能を
向上し得る信号遅延装置及び信号遅延方法を提案しよう
とするものである。

【００１２】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、入力されたアナログ信号をオーバ
ーサンプリングし、ΣΔ変調方式のアナログデイジタル
変換を施してデイジタル信号に変換するアナログデイジ
タル変換手段と、デイジタル信号を順次書き込むと共
に、順次読み出すメモリ手段と、メモリ手段から読み出
されたデイジタル信号をアナログ信号に変換するデイジ
タルアナログ変換手段と、遅延時間を設定するための情
報入力手段と、情報入力手段によつて設定された遅延時
間に応じてメモリ手段の読み出し位置を書き込み位置に
対してシフトすることにより、設定された遅延時間分だ
け読み出されるデイジタル信号を遅延させる制御手段と
を設け、入力されたアナログ信号を遅延して時間補正す
るようにした。

【００１３】アナログデイジタル変換手段によつてΣΔ
変調方式で変換されたデイジタル信号をそのままメモリ
手段に書き込み、そして読み出すようにしたことによ
り、デイシメーシヨンフイルタやオーバーサンプリング
フイルタが不要になり、従来、これらの部分で発生して
不要な遅延時間を無くすことができる。またアナログデ
イジタル変換手段によつてΣΔ変調方式で変換されたデ
イジタル信号をそのままメモリ手段に書き込み、そして
読み出すようにしたことにより、サンプリング周波数が
高いままメモリ手段に読み書きして遅延処理することが
でき、従来よりも補正時間の分解能を向上し得る。

【００１４】

【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。

【００１５】図５との対応部分に同一符号を付して示す
図１において、２０は全体として本発明を適用したデイ
ジタルデイレイ装置を示し、ジヨグダイアル８とアナロ
グデイジタル変換器（Ａ／Ｄ）９とでなるロータリーエ
ンコーダやフロントパネルキー１０を用いて設定された
遅延時間、或いはＭＩＤＩ信号によつて送られてきた外
部機器からの遅延時間に応じてオーデイオ信号Ｓ１を遅
延し、当該オーデイオ信号Ｓ１に対して時間補正を施
す。

【００１６】まず補正対象のオーデイオ信号Ｓ１は入力
端子（図示せず）を介してΣΔ変調型アナログデイジタ
ル変換器２に入力される。ΣΔ変調型アナログデイジタ
ル変換器２は、オーデイオ信号Ｓ１のサンプリング周波
数をｆs とすると、オーデイオ信号Ｓ１を64×ｆs のサ
ンプリング周波数でオーバサンプリングし、ΣΔ変調方
式のアナログデイジタル変換によつて量子化ビツト数が
１ビツトのデイジタルオーデイオ信号Ｓ２に変換する。

【００１７】因みに、ΣΔ変調方式のアナログデイジタ
ル変換とは、信号レベルの差分をアナログデイジタル変
換することによつて量子化ビツト数を減らすようにした
Δ変調方式のアナログデイジタル変換に対して積分器を
追加し、直流成分を変換できるように改良したものであ
る。このようなΣΔ変調方式は、オーバーサンプリング
方式と組み合わせることにより、量子化ノイズを低減し
得るという特徴がある。この場合、フイードバツクされ
た量子化ノイズと入力信号との差分が積分器に入力され
るため、低い周波数ほど量子化ノイズが抑圧された状態
になる。

【００１８】メモリ２１は例えばＲＡＭでなり、入力さ
れたデイジタルオーデイオ信号Ｓ２を64サンプルづつ
（すなわち64ビツトづつ）取り込んで順次記憶する。ま
たメモリ２１は例えばＣＰＵでなる制御回路２２からの
制御信号に基づいて読み出し動作を書き込み動作に対し
て遅延し（具体的には、読み出し位置を書き込み位置に
対してシフトする）、書き込まれたデイジタルオーデイ
オ信号Ｓ２を順次読み出す。その際、制御回路２２から
の遅延指示が64ビツトの倍数でなければ、メモリ２１は
64ビツトの倍数に当たる位置からデータを読み出し、そ
の後、読み出したデータをビツトシフトして調整する。
これによりメモリ２１はデイジタルオーデイオ信号Ｓ２
に対して設定された時間分遅延したデイジタルオーデイ
オ信号Ｓ１０を生成する。

【００１９】デイジタルアナログ変換器（Ｄ／Ａ）７は
１ビツト対応のものであり、入力されたデイジタルオー
デイオ信号Ｓ１０を順次アナログのオーデイオ信号Ｓ１
１に変換する。これにより最終的にオーデイオ信号Ｓ１
に対して設定された時間分遅延したオーデイオ信号Ｓ１
１が生成され、出力端子（図示せず）を介して出力され
る。

【００２０】このようにしてデイジタルデイレイ装置２
０では、64×ｆs のサンプリング周波数のままでデータ
をメモリ２１に対して読み書きすることにより、従来に
比して分解能を向上し、細かな時間補正をし得るように
なされている。

【００２１】ここで制御回路２２は、ロータリーエンコ
ーダやフロントパネルキー１０を用いて設定された遅延
時間、或いはＭＩＤＩ信号によつて外部機器から設定さ
れた遅延時間に基づき、上述のようなメモリ２１の動作
を制御すると共に、その設定された遅延時間を表示手段
であるデイスプレイ１２に表示する。

【００２２】この場合、制御回路２２は設定された遅延
時間に基づいて読み出し位置をシフトする際のシフト量
を求め、遅延指示としてその求めたシフト量をメモリ２
１に与える。これを受けてメモリ２１は上述のように読
み出し位置を書き込み位置に対してシフトすることによ
り読み出し動作を遅らせ、設定された遅延時間分だけ遅
延したデイジタルオーデイオ信号Ｓ１０を生成する。

【００２３】ここでこのメモリ２１の動作について、従
来の動作と比較しながらより具体的に説明する。まず従
来の場合には、図２（Ａ）に示すように、１サンプル当
たりのデータ長が20ビツトであるため、１アドレス当た
り24ビツト長又は32ビツト長のメモリ４を用いて１サン
プルずつ読み書きする。なお、この図２（Ａ）では、メ
モリアドレスは１／ｆs ステツプでシフトし、メモリア
ドレスが大きいものほど古いデータを示す。

【００２４】従来のデイジタルデイレイ装置１では、オ
ーデイオ信号Ｓ１を遅延して時間補正する際、補正する
時間分だけ読み出しアドレスを書き込みアドレスに対し
てシフトしてデータを読み出すことにより、時間補正を
行う。例えばサンプリング周波数ｆs を48〔KHz 〕と
し、 107〔μS 〕の時間補正を行う場合、まず制御回路
５は、次式

【数１】 に示す数式によつてシフトするアドレス数を求める。こ
の（１）式によつて求めたアドレス数のうち小数点以下
を無視したものが実際にシフトするアドレス数となる。
このシフト量「５」を受けて、メモリ４は書き込みアド
レスから５アドレスずれた位置を順に読み出して行く。
これにより従来のデイジタルデイレイ装置１では、次式

【数２】 に示すように 104.167〔μS 〕の時間だけオーデイオ信
号Ｓ１を遅延して時間補正することができる。

【００２５】これに対してこの実施例の場合には、図２
（Ｂ）に示すように、１アドレス当たりの64ビツト長の
メモリ２１を用いて64サンプルずつ読み書きする。な
お、この図２（Ｂ）でも、メモリアドレスは１／ｆs ス
テツプでシフトし、メモリアドレスが大きいものほど古
いデータを示す。まず書き込み時、メモリ２１は、64×
ｆs で１ビツトのデータを64サンプルずつ取り出し、取
り出した64サンプルを１フレームとしてまとめてメモリ
アドレスで指定される領域に順に書き込んで行く。

【００２６】そして読み出し時には、制御回路２２から
の遅延指示に基づいて読み出しアドレスを書き込みアド
レスに対してシフトしてデータを読み出す。その際、制
御回路２２からの指示が64ビツトの倍数でなければ、メ
モリ２１は64ビツトの倍数に当たる位置及び次の位置か
ら２フレーム分のデータを取り出し、その後、残りの分
をシフトレジスタでビツトシフトして出力する。これに
よりこの実施例の場合には、従来に比して一段と細かい
分解能で時間補正を行う。

【００２７】例えばサンプリング周波数ｆs を48〔KHz
〕とし、 107〔μS 〕の時間補正を行う場合、制御回
路２２は、次式

【数３】 に示す数式によつてシフトするアドレス数を求める。こ
のシフト量「5.136 」を受けて、まずメモリ２１は５ア
ドレス及び６アドレスずれた位置を読み出す。次にメモ
リ２１は、次式

【数４】 に示すようにシフト量の小数点以下の部分を用いてビツ
トシフトするビツト数を求め、その求めたビツト数
「８」だけ読み出したデータをビツトシフトして出力す
る。これによりこの実施例のデイジタルデイレイ装置２
０では、次式

【数５】 に示すように 106.771〔μS 〕の時間だけオーデイオ信
号Ｓ１を遅延して一段と精度良く時間補正することがで
きる。

【００２８】以上の構成において、デイジタルデイレイ
装置２０では、まずアナログのオーデイオ信号Ｓ１をΣ
Δ変調型アナログデイジタル変換器２に入力し、ここで
オーデイオ信号Ｓ１を64×ｆs のサンプリング周波数で
オーバーサンプリングし、そしてΣΔ変調方式のアナロ
グデイジタル変換を施して量子化ビツト数が１ビツトの
デイジタルオーデイオ信号Ｓ２に変換する。

【００２９】このデイジタルオーデイオ信号Ｓ２はその
ままメモリ２１に供給される。メモリ２１はこのデイジ
タルオーデイオ信号Ｓ２を順次書き込んで行き、そして
書き込んだデータを順次読み出して行く。その際、メモ
リ２１は制御回路２２からの指示に基づいて読み出し位
置を書き込み位置に対してシフトして読み出し動作を行
う。これによりメモリ２１からはデイジタルオーデイオ
信号Ｓ２に対して所望量遅延したデイジタルオーデイオ
信号Ｓ１０が出力される。

【００３０】なお、制御回路２２はロータリーエンコー
ダやフロントパネルキー１０によつて設定された遅延時
間、或いはＭＩＤＩ信号によつて外部機器から設定され
た遅延時間に基づいて読み出し位置のシフト量を指示す
る。

【００３１】メモリ２１から出力されたデイジタルオー
デイオ信号Ｓ１０はデイジタルアナログ変換器７に入力
され、ここで順次アナログのオーデイオ信号Ｓ１１に戻
される。これによりデイジタルデイレイ装置２０では、
オーデイオ信号Ｓ１に対して所望量遅延したオーデイオ
信号Ｓ１１を生成し、時間補正を行う。

【００３２】このようにしてこの実施例のデイジタルデ
イレイ装置２０では、ΣΔ変調型アナログデイジタル変
換器２によつて得たデイジタルオーデイオ信号Ｓ２をそ
のままメモリ２１に書き込むようにしたことにより、従
来設けられていたデイシメーシヨンフイルタ３やオーバ
ーサンプリングフイルタ６が不要になり、その結果、そ
の部分で生じていた不要な遅延時間が発生しなくなると
共に、構成自体を簡易にすることができる。

【００３３】またデイジタルデイレイ装置２０では、64
×ｆs で１ビツトのデイジタルオーデイオ信号Ｓ２をそ
のままメモリ２１に書き込み、そして書き込んだデータ
をアドレスシフトして読み出す。このようにサンプリン
グ周波数が高いままでデータを読み書きするようにした
ことにより従来では１／ｆs であつた遅延時間の分解能
を１／（64×ｆs ）に向上させることができる。例えば
サンプリング周波数ｆs を48〔KHz 〕とすると、図３に
示すように、従来では 20.8 〔μS 〕であつた遅延時間
の分解能を 0.326〔μS 〕に向上させることができる。
これによりデイジタルデイレイ装置２０では、従来に比
して補正時間の分解能を向上することができる。

【００３４】さらにデイジタルデイレイ装置２０では、
上述のように64×ｆs で１ビツトのデイジタルオーデイ
オ信号Ｓ２をそのままメモリ２１に読み書きするため、
再生体域を従来に比して大幅に広げることができるとい
う付随的効果もある。すなわち従来の場合には、デイシ
メーシヨンフイルタ３やオーバーサンプリングフイルタ
６を挿入してサンプリング周波数をｆs に戻して処理し
ていたため再生帯域としては図４（Ｂ）に示すようにｆ
s ／２であつたが、この実施例の場合には、64×ｆs の
ままで処理するため再生帯域としては図４（Ｃ）に示す
ようにｆs 近くまで広げることができる。

【００３５】以上の構成によれば、ΣΔ変調型アナログ
デイジタル変換器２によつて得たデイジタルオーデイオ
信号Ｓ２をそのままメモリ２１に読み書きするようにし
たことにより、従来デイシメーシヨンフイルタやオーバ
ーサンプリングフイルタで発生していた不要な遅延時間
を無くすことができると共に、従来に比して補正時間の
分解能を向上できる。

【００３６】なお上述の実施例においては、オーデイオ
信号Ｓ１をΣΔ変調型アナログデイジタル変換器２によ
つて64×ｆs でオーバーサンプリングした場合について
述べたが、本発明はこれに限らず、例えば32×ｆs や12
8 ×ｆs でオーバーサンプリングした場合にも上述の場
合と同様の効果を得ることができる。

【００３７】また上述の実施例においては、オーデイオ
信号Ｓ１をΣΔ変調型アナログデイジタル変換器２によ
つて量子化ビツト数が１ビツトのデイジタルオーデイオ
信号Ｓ２に変換した場合について述べたが、本発明はこ
れに限らず、例えば量子化ビツト数が４ビツトのデイジ
タルオーデイオ信号に変換した場合にも上述の場合と同
様の効果を得ることができる。

【００３８】さらに上述の実施例においては、ロータリ
ーエンコーダやフロントパネルキー１０等によつて遅延
時間を設定した場合について述べたが、本発明はこれに
限らず、遅延時間を設定し得るものであればその他の情
報入力手段を用いても上述の場合と同様の効果を得るこ
とができる。

【００３９】また上述の実施例においては、１アドレス
当たり64ビツトの容量を有するメモリ２１を用いた場合
について述べたが、本発明はこれに限らず、読み書きす
るデイジタルオーデイオ信号が例えば32×ｆs で１ビツ
トの場合には１アドレス当たり32ビツトの容量を有する
メモリを用いるようにしても良い。

【００４０】さらに上述の実施例においては、オーデイ
オ信号の伝搬時間差を補正するデイジタルデイレイ装置
に本発明を適用した場合について述べたが、本発明はこ
れに限らず、入力されたアナログ信号をデイジタル変換
してメモリに書き込み、書き込んだデータを書き込み動
作よりも遅らせて読み出してアナログ変換することによ
り入力されたアナログ信号を所望の時間だけ遅延して時
間補正する信号遅延装置に広く適用し得る。

【００４１】

【発明の効果】上述のように本発明によれば、アナログ
デイジタル変換手段によつてΣΔ変調方式で変換された
デイジタル信号をそのままメモリ手段に書き込み、そし
て読み出すようにしたことにより、従来発生していた不
要な遅延時間を無くすことができると共に、従来よりも
補正時間の分解能を向上し得る。かくするにつき不要な
遅延時間を無くし、かつ補正時間の分解能を向上し得る
信号遅延装置を実現し得る。

【図面の簡単な説明】

【図１】本発明の一実施例によるデイジタルデイレイ装
置の構成を示すブロツク図である。

【図２】メモリの読み書き動作の説明に供する略線図で
ある。

【図３】遅延時間の分解能の比較説明に供する略線図で
ある。

【図４】再生帯域の比較説明に供する略線図である。

【図５】従来のデイジタルデイレイ装置の構成を示すブ
ロツク図である。

【符号の説明】

１、２０……デイジタルデイレイ装置、２……ΣΔ変調
型アナログデイジタル変換器、３……デイシメーシヨン
フイルタ、４、２１……メモリ、５、２２……制御回
路、６……オーバーサンプリングフイルタ、７……デイ
ジタルアナログ変換器、８……ジヨグダイアル、９……
アナログデイジタル変換器、１０……フロントパネルキ
ー、１１……入出力インタフエイス、１２……デイスプ
レイ。

Claims (6)

【特許請求の範囲】
1. 【請求項１】入力されたアナログ信号を遅延して時間補
   正する信号遅延装置において、 入力されたアナログ信号をオーバーサンプリングし、Σ
   Δ変調方式のアナログデイジタル変換を施してデイジタ
   ル信号に変換するアナログデイジタル変換手段と、 上記デイジタル信号を順次書き込むと共に、順次読み出
   すメモリ手段と、 上記メモリ手段から読み出されたデイジタル信号をアナ
   ログ信号に変換するデイジタルアナログ変換手段と、 遅延時間を設定するための情報入力手段と、 上記情報入力手段によつて設定された遅延時間に応じて
   上記メモリ手段の読み出し位置を書き込み位置に対して
   シフトすることにより、設定された遅延時間分だけ読み
   出されるデイジタル信号を遅延させる制御手段と、 を具え、入力されたアナログ信号を遅延して時間補正す
   るようにしたことを特徴とする信号遅延装置。
2. 【請求項２】上記制御手段は、 上記メモリ手段の読み出しアドレスをシフトすることに
   より設定された遅延時間分だけ読み出されるデイジタル
   信号を遅延させることを特徴とする請求項１に記載の信
   号遅延装置。
3. 【請求項３】上記制御手段は、 上記メモリ手段の読み出しアドレスをシフトすると共
   に、読み出したデータをビツトシフトすることにより設
   定された遅延時間分だけ読み出されるデイジタル信号を
   遅延させることを特徴とする請求項１に記載の信号遅延
   装置。
4. 【請求項４】上記情報入力手段によつて設定された遅延
   時間を表示する表示手段を具えることを特徴とする請求
   項１に記載の信号遅延装置。
5. 【請求項５】上記アナログ信号はオーデイオ信号でなる
   ことを特徴とする請求項１に記載の信号遅延装置。
6. 【請求項６】入力されたアナログ信号を遅延して時間補
   正する信号遅延方法において、 入力されたアナログ信号をオーバーサンプリングし、Σ
   Δ変調方式のアナログデイジタル変換を施してデイジタ
   ル信号に変換し、 当該変換された上記デイジタル信号を順次メモリ手段に
   書き込み、 読み出し時、所定の情報入力手段によつて設定された遅
   延時間に応じて上記メモリ手段の読み出し位置を書き込
   み位置に対してシフトすることにより、設定された遅延
   時間分だけデイジタル信号を遅延して読み出し、 当該読み出した上記デイジタル信号をアナログ信号に変
   換して出力することにより、設定された遅延時間分だけ
   遅延処理して時間補正するようにしたことを特徴とする
   信号遅延方法。