JPH01193669A - ロジックアナライザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＬＳＩ等のロジック解析に用いられ、トリ
ガ条件発生時の信号状態を一旦メモリに記憶させて出力
するロジックアナライザに関するものである。

〔従来の技術〕

従来のロジックアナライザを第４図、第５図に示す。第
４図において、１はロジックアナライザの要部を成すロ
ジック解析制御部、２はＬＳＩ等の解析対象から各種信
号を入力するための複数のプローブ２１〜２ｎを有する
入力プローグ群、３はトリガ条件の設定等を行うための
操作盤、４はトリガ条件設定時の各種設定情報やタイミ
ングチャート等のロジック解析情報を表示するデイスプ
レィ、５はロジック解析情報をプリントアウトするプリ
ンタである。

上記ロジック解析制御部１は通常第５図に示す各構成要
素から成る。１ａは入力信号比較器であり、入力プロー
グ群２からの人力信号と操作盤３から入力されたスレッ
ショルドレベルとを比較し、入力レベルの判別を行って
サンプリング回路１ｂに出力する。サンプリング回路１
ｂではクロック生成器１ｃからのクロックパルスにより
入力信号をサンプリングしメモリ１ｄに出力する。一方
、１ｅはトリガ制御回路であり、操作盤３から入力され
るトリガ条件が設定され、入力信号比較器１ａでレベル
判別された入力信号の中から指定された信号が上記トリ
ガ条件を満たすとき、すなわちトリガ条件発生時にトリ
ガ信号をメモリ制御回路１ｆに出力する。メモリ制御回
路１ｆでは上記トリガ信号に基づきメモリ１ｄへの入力
信号の書き込みを制御し、トリガ条件発生前又は後ある
いは前後の所定期間の信号状態をメモリ１ｄに記憶させ
る。記憶された観測情報はメモリ制御回路１ｆによって
読み出され、出力信号発生器１ｇを介してデイスプレィ
４やプリンタ５等の出力装置にタイミングチャート等の
ロジック解析情報として出力される。

〔発明が解決しようとする課題〕

従来のロジックアナライザは以上のように構成されてい
るが、トリガ条件発生時の信号状態のみが記憶され、ト
リガ条件発生日時の記憶が成されないため、特に無人状
態で観測を行った場合には、トリガ条件発生時の信号状
態とハードウェア状態や外部環境状態との対応が判り難
しく、精度の高いロジック解析を行うには常に有人状態
でトリガ条件発生をモニタすることが必要で、トリガ発
生頻度が極端に低い場合には、ロジック解析が不可能に
なるなどの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、トリガ条件発生時の日時も記憶して、有人観
測が困難な場合にも精度の高いロジック解析のできるロ
ジックアナライザを得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るロジックアナライザは、日時を計時する
タイマと、このタイマの出力がメモリへの信号状態の書
き込みを制御するメモリ制御回路によって書き込まれ上
記メモリの内容とともに出力されるバッファとを備えた
ものである。

〔作用〕

この発明においては、トリガ条件発生時における信号状
態のメモリへの書き込みに同期してタイマの出力、すな
わちトリガ条件発生日時がバッファに書き込まれて記憶
され、メモリに記憶された信号状態とともに出力装置に
出力される。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図は実施例の構成を示すブロック図であり、第５図
従来例と同一符号は同−又は相当部分を示しており、そ
の説明は省略する。図において、６は日時を計時可能な
タイマ６ａと、操作盤３より指定されたタイマ初期設定
値のセット及び動作モカされたタイマ初期設定値にタイ
マ６ａの日時をセットして計時をスタートさせるととも
に、操作盤３よりトリガセット日時が設定された場合に
はロジック解析制御部１のトリガ制御回路１ｅに割込み
信号を送出してトリガ制御回路１ｅをリセット状態とし
、タイマ６ａの計時がトリガセット日時に達したときに
トリガ制御回路１ｅをイネーブル状態とする。一方、７
はロジック解析制御部１内のメモリ１ｄを制御するメモ
リ制御回路１ｆによってタイマ６ａの出力の書き込み及
び出力信号発生器１ｇへの読み出しが制御されるバッフ
ァであり、トリガ条件発生時における信号状態のメモリ
１ｄへの書き込みに同期してタイマ６ａの計時情報、す
なわち日時が書き込まれることによりトリガ条件発生日
時が一時記憶され、メモリ１ｄに記憶された信号状態と
ともに出力信号発生器１ｇに出力されデイスプレィ４等
に表示される。

第２図は操作盤３よりの各種条件設定時のデイスプレィ
表示例を示す図であり、８は従来よりの条件設定表示域
、９はタイマ日時設定域、１０はトリガセット日時設定
域である。

第３図はトリガ条件発生時のロジック解析情報のデイス
プレィ表示例を示す図であり、１１はプローブ入力によ
る各種信号のタイミングチャート等を表示する従来より
のロジック解析情報表示域、１２はトリガ条件発生日時
表示域である。

次に動作について説明する。まず、利用者は第２図に示
すデイスプレィ画面を見ながら、操作盤３より入力信号
のスレッショルドレベル及びトリガ条件を入力信号比較
器１ａ及びトリガ制御回路１ｅに設定するとともに、タ
イマ制御部６のタイマ入力制御回路６ｂに現在の日時を
セットしてタイマ６ａの計時をスタートさせ、更にトリ
ガ制御回路１ｅをイネーブル状態とするトリガセット日
時を設定する。これにより、以降は上記各種設定条件に
従った観測が自動的に行われる。すなわち、タイマ６ａ
の計時がトリガセット日時に達するまでは、タイマ入力
制御回路６ｂからトリガ制御回路１ｅに割込み信号が送
られてトリガ制御回路１ｅは動作せず、トリガセット日
時に達すると初めてイネーブル状態となって所定の入力
信号に基づきトリガ条件の発生を監視する。トリガ条件
が発生すると、メモリ制御回路１ｆにトリガ信号を出力
してメモリ制御回路１ｆで各種信号状態のメモリ１ｄへ
の書き込み及びタイマ６ａの出力のバッファ７への書き
込みを制御する。これにより、メモリ１ｄにはトリガ条
件発生時の前又は後あるいはその前後の所定期間の信号
状態が記憶され、バッファ７にはトリガ条件発生日時が
記憶される。

このようにして記憶された信号状態とトリガ条件発生日
時はメモリ制御回路ｉｆにより同期して読み出され、出
力信号発生器１ｇを介してデイスプレィ４の画面上に第
３図に示すように表示される。

なお、上記実施例では、長期の観測の無人化を効果的に
行えるように、トリガセット日時を指定する場合につい
て示したが、インターバルタイマ機能を併せ持ち、セッ
ト／リセットを連続的に繰り返し実施する動作モードを
設けてもよい。

また、上記実施例では、プリンタ出力について特に触れ
ていないが、トリガ条件発生時に自動的にプリントする
とともに、トリガを再セットし、時間経過に対応した観
測情報の暦歴を記録することも、上記実施例から容易に
実現できる。

また、上記実施例では、トリガ条件発生日時を記憶する
バッファを別途独立に設けたものについて示したが、信
号状態を記憶するメモリ１ｄの領域の一部を当該バッフ
ァとして用いるようにしてもよい。

〔発明の効果〕

以上のように、この発明によれば、日時を計時するタイ
マと、このタイマの出力がメモリへの信号状態の書き込
みを制御するメモリ制御回路によって書き込まれ上記メ
モリの内容とともに出力されるバッファとを備えたので
、トリガ条件発生時の信号状態とともにその発生日時を
知ることができ、有人観測が困難な場合にも精度の高い
ロジック解析を行えるロジックアナライザが得られ、ま
た無人状態における長期観測が可能となり、トリガ発生
頻度が極端に低い場合等、ロジックアナライザの使用範
囲が拡大する効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によりロジックアナライザ
を示すブロック図、第２図は実施例における各種条件設
定時のデイスプレィ表示例を示す図、第３図は実施例に
おけるトリガ条件発生時のロジック解析情報のデイスプ
レィ表示例を示す図、第４図及び第５図は従来のロジッ
クアナライザを示す闇路構成図及びブロック図である。 ｌはロジック解析制御部、１ｄはメモリ、１ｃはトリガ
制御回路、１ｆはメモリ制御回路、２は入カブロープ群
、３は操作盤、４と５はデイスプレィとプリンタ（出力
装置）、６はタイマ制御部、６ａはタイマ、６ｂはタイ
マ入力制御回路、７はバッファ。 なお、図中、同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 解析対象からの入力信号が予め設定されたトリガ条件を
   満たすとき、メモリ制御回路で入力信号のメモリへの書
   き込みを制御することにより、トリガ条件発生時の信号
   状態をメモリに記憶させて出力装置に出力するようにし
   たロジックアナライザにおいて、日時を計時するタイマ
   と、このタイマの出力が上記メモリ制御回路によって書
   き込まれ上記メモリの内容とともに出力されるバッファ
   とを備えたことを特徴とするロジックアナライザ。