JPH04138374A - ロジックアナライザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、例えばマイクロプロセッサを搭載した電子機
器等のデジタル機器の動作状況をチエツクするのに用い
られる、ロジックアナライザに関する。

〈従来の技術〉 ロジックアナライザは、被測定機器のデジタル信号の論
理レベルを、所定周波数のクロックごとにサンプリング
し、そのサンプリングデータをメモリに時系列で順次記
憶し、その記憶したデータに基づいてタイミング波形を
ＣＲＴやＬＣＤ等の画面上に表示する装置である。

ところで、ＣＰＵを含む回路を備えた被測定機器のチエ
ツクを行う場合、ＣＰＵに供給されるクロックの周波数
を計測・観測することが要求されることかある。すなわ
ち被測定機器のＣＰＵが正常なりロツつて動作している
か否かが判明しない場合やタイミングが誤っている場合
などにおいてはＣＰ’Ｕの周波数を測定する必要かあり
、その周波数をロジックアナライザで測定する方法とし
ては、従来、データのサンプリングを一度行った後、そ
の測定結果から一定時間内のパルス数を計数することで
周波数を求める方法が採られている。

〈発明が解決しようとする課題〉 ところが、上述の周波数測定法によれば、サンプリング
後に、得られたタイミング波形から周波数を計算によっ
て求めなければならず、その計算が煩雑でしかも多くの
時間を要する。これを回避するには、周波数カウンタを
用意すればよいわけであるか、例えばフィールドメンテ
ナンス等を行う際には、その周波数カウンタとロジック
アナライザの２台の装置を持ってゆくことが必要となり
、その運搬等が煩雑となる。

本発明の目的は、外部クロック周波数を測定する機能を
備えたロジックアナライザを提供することにある。

〈課題を解決するための手段〉 上記の目的を達成するための構成を、実施例に対応する
第１図、第２図を参照しつつ説明すると、本発明は、被
測定機器のデジタル信号を、所定の周波数クロックのも
とにサンプリングし、そのサンプリングデータに基つい
てタイミング波形を表示装置の画面に表示する装置にお
いて、クロックパルスを発生する内部発振器３と、第１
のパルスカウンタ４ａと、そのカウンタ４ａの計数値に
よって計数時間か制御される第２のパルスカウンタ４ｂ
と、二つのカウンタ４ａおよび４ｂに内部発振器３から
のクロックパルスを導く第１の動作と、第１のカウンタ
４ａには内部発振器３からのクロックパルスをかつ第２
のカウンタ４ｂには装置外部からのクロックパルスを導
く第２の動作のうち、いずれか一方の動作を選択するた
めのセレクタ５と、上記の第１の動作か選択されたとき
第２のカウンタ４ｂの出力をタイミング波形を表示装置
の画面に表示するための情報として採用し、かつ、第２
の動作か選択されたときには第２のカウンタ４ｂの出力
から外部クロックパルスの周波数を演算する手段（例え
ばＣＰＵＩ等）を備えていることによって特徴づけられ
る。

〈作用〉 セレクタ５が第１の動作のときには、内部発振器３のク
ロックが第１および第２のカウンタ４ａ。

４ｂに導かれ、第１のカウンタ４ａは、トリガ条件か成
立してから、所定のサンプリング回数を計数し、第２の
カウンタ４ｂは、各サンプリング時にデータを格納すべ
きメモリのアドレスを計数するので、通常のロジックア
ナライザとしての機能をはたす。第２の動作のときには
、内部発振器３のクロックが第１のカウンタ４ａに導か
れ、外部クロックか第２のカウンタ４ｂに導かれる。第
１のカウンタ４ａは所定の時間を計数し、第２のカウン
タ４ｂは所定時間内に発生する外部クロックの数を計数
する。その計数値から外部クロックの周波数がＣＰＵＩ
によって演算される。

〈実施例〉 本発明の実施例を、以下、図面に基づいて説明する。

第１図は本発明実施例のサンプリング部の構成を示すブ
ロック図て、第２図はそのクロックセレクタ５の機能を
説明するための図である。

装置内にデータを採り込むデータ入力部にはメモリ２お
よび）・リガ検出部６がそれぞれ接続されており、トリ
ガ検出部６には第１のカウンタ４ａが接続されている。

第１のカウンタ４ａには第２のカウンタ４ｂが接続され
ており、この二つのカウンタ４ａおよび４ｂにはクロッ
クセレクタ５を介して同一の内部発振器３か接続されて
いる。

ＣＰＵＩは、以上の各機器の動作を制御するためのもの
で、トリガ検出部６にトリガ条件を、また第１のカウン
タ４ａに停止カウント数を、さらにクロックセレクタ５
にセレクト情報をそれぞれ供給するとともに、第１およ
び第２のカウンタ４ａおよび４ｂにはスタート信号を、
さらに第２のカウンタ４ｂにリセット信号をそれぞれ供
給する。

さらに、メモリ２内のアクセスを行う。また、図示しな
い表示装置に表示内容を示すデータを供給する。表示装
置は、ＣＰＵＩより供給されるデータに基づいて、タイ
ミング波形またはクロック周波数等を表示する。

クロックセレクタ５は第２図に示すような、スイッチ５
ａを備え、ＣＰＵＩからの指令に従って接点Ｂを接点Ａ
あるいはＣのいずれか一方に選択的に接続する。すなわ
ち、スイッチ５ａの接点Ｂが接点Ａに接続されていると
きには、内部発振器３からのクロックパルスを第１およ
び第２のカウンタ４ａおよび４ｂにそれぞれ導き、一方
、接点Ｃに接続されているときには、第１のカウンタ４
ａには内部発振器３からのクロックを、第２のカウンタ
４ｂには外部クロックをそれぞれ導くよう構成されてい
る。クロックセレクタ５は、セレクタＩＣによって構成
されているが、アナログスイッチやリレーであってもよ
い。

次に、本発明実施例の作用を各機器の動作とともに述べ
る。

まずは、通常のロジックアナライザとして使用する場合
について説明する。なお、この場合クロックセレクタ５
のスイッチ５ａは接点Ａに接続される。

さて、データ入力部７は採り込んだデータを、内部発振
器３からのクロックパルス（以下、内部クロックと称す
る）に同期させ、かつそのデータをメモリ２に、同じ内
部クロッつてカウントアツプする第２のカウンタ４ｂに
よってアドレスを上げて順次格納してゆく。トリガ検出
部６はＣＰＵ１からのトリガ条件と一致したデータを検
出した時点で第１のカウンタ４ａを始動する。この第１
のカウンタ４ａはＣＰＵ１から指定されたデータ数をサ
ンプリングした時点で、第２のカウンタ４ｂを停止する
。すなわち第１のカウンタ４ａは、所定の数のクロック
か入力されると第２のカウンタ４ｂを停止させる。この
ようにしてデータをサンプリングしてゆく。そして、得
られたデータ群に基づいてタイミング波形がＣＲＴ等の
画面上に表示される。

一方、周波数測定モードのときには、クロックセレクタ
５のスイッチ５ａが切り替わり、第１のカウンタ４ａに
は内部クロックか、また第２のカウンタ４ｂには外部ク
ロックかそれぞれ個別に入力される。このモードては、
ＣＰＵＩは第２のカウンタ４ｂにリセット信号を供給し
て、メモリ２のアドレス値を０にする。次いで、第１お
よび第２のカウンタ４ａ、４ｂにスタート信号を供給す
る。これにより、第１−のカウンタ４ａは一定の時間で
第２のカウンタ４ｂを停止することになるわけであるか
、第２のカウンタ４ｂはその停止指令か発令されるまで
、外部クロックに従ってメモリ２のアドレスを順次上げ
てゆく。次にＣＰＵＩはメモリ２のアドレス値を読み込
む。このような動作により、一定時間内に装置内に入っ
た外部クロックのパルス数を知ることがてき、ＣＰＵ１
はそのパルス数から外部クロックの周波数を下式に従っ
て演算する。

ここで、ｆ　ｅｘｔは外部クロックの周波数、Ｃｅｘｔ
は第２のカウンタ４ｂのカウント値、Ｃ５ｔｏｐは停止
カウント数、ならびにｔｉｎは内部発振器３の周期であ
る。そして、その演算結果はＣＲＴ等の画面上に表示さ
れる。

〈発明の効果〉 以上説明したように、本発明によれば、二つのカウンタ
を内蔵し、その一方のカウンタには、内部クロックもし
くは外部クロックのいずれか一方を選択的に入力するよ
う構成したので、−台の装置でタイミング波形と外部ク
ロック周波数の測定を行うことか実現可能となる。これ
により、従来行っていた、タイミング波形から外部クロ
ックの周波数を計算するという手間を省くことかできる
とともに、フィールドメンテナンス等を行う際、従来の
ロジックアナライザと同程度の大きさの装置を一台携帯
してゆくだけで、被測定機器のタイミング波形とＣＰＵ
等のクロックの周波数を測定することが可能となる。

【図面の簡単な説明】

第１図は本発明実施例のサンプリング部の構成を示すブ
ロック図で、第２図はそのクロックセレフタ５の機能を
説明するための図である。 １・・・ＣＰＵ ２・・・メモリ ３・・・内部発振器 ４ａ・・・第１のカウンタ ４ｂ・・・第２のカウンタ ５・・・クロックセレクタ ６・・・トリガ検出部 ７・・・データ入力部

Claims (1)

【特許請求の範囲】
1. 被測定機器のデジタル信号を、所定の周波数クロックの
   もとにサンプリングし、そのサンプリングデータに基づ
   いてタイミング波形を表示装置の画面に表示する装置に
   おいて、上記クロックパルスを発生する内部発振器と、
   第１のパルスカウンタと、そのカウンタの計数値によっ
   て計数時間が制御される第２のパルスカウンタと、上記
   二つのカウンタに上記内部発振器からのクロックパルス
   を導く第１の動作と、上記第１のカウンタにはその内部
   発振器からのクロックパルスをかつ上記第２のカウンタ
   には当該装置外部からのクロックパルスを導く第２の動
   作のうち、いずれか一方の動作を選択するためのセレク
   タと、上記第１の動作が選択されたとき上記第２のカウ
   ンタの出力を上記タイミング波形を表示装置の画面に表
   示するための情報として採用し、かつ、第２の動作が選
   択されたときには上記第２のカウンタの出力から上記外
   部クロックパルスの周波数を演算する手段を備えている
   ことを特徴とするロジックアナライザ。