JPS6330769A - ロジツクアナライザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はロジックアナライザに係り、特に論理信号の時
間的変化を解析するに好適なロジックアナライザに関す
る。

〔従来の技術〕

従来のこの種のロジックアナライザは、サンプリングタ
イミングごとに目的とする信号の状態を計測し、その全
ての状態を記憶手段に蓄積している。この従来のロジッ
クアナライザでは、記憶手段の容量によってサンプリン
グ数か制限される。

〔発明が解決しようとする問題点〕

上記従来技術のロジックアナライザでは、記憶手段の容
量によってサンプリング数か制限されるため、目的とす
る信号か計測期間に比して短いパルス信号であるとサン
プリングから漏れ、計測できなくなるなどの問題点があ
った。

本発明の目的は、比較的長い計測期間内に散発的に発生
するパルス信号なども計測可能なロジックアナライザを
提供するにある。

〔問題点を解決するための手段〕

上記目的は、ロジックアナライザにおいてサンプリング
タイミング毎に信号の状態を計測し、その状態を記憶手
段に蓄積するさいに、所定のサンプリング回数以Ｊ：に
同じ信号状態か継続した場合には、所定回数以後の分は
蓄積しないよう抑制する手段により、変化の少い信号に
対しては短いサンプリング周期で長期間にわたる計測を
可能とし、達成される。

〔作用〕

上記手段によるロジックアナライサて・は、ＰＪｒ定の
サンプリング回数以上忙同じ信号状態が継続した場合に
は、所定回数以後の分は記憶手段た蓄積しないようにし
ているので、変化の少い信号ン（対し又は短いサンプリ
ング周期で長期間にわたる計測を可能忙し、こｈにより
記憶手段の容量でサンプリング数が制限されることがな
い。

〔実施例〕 以下に本発明の一実施例を第１図により説明する。

第１図は本発明によるロジックアナライサの一実施例を
示すブロック図である。第１図において、】は計測条件
の設定および計１ｊ！結果の表示を指示するために用い
るキーボード、２は計測結果を表示する表示器、３はキ
ーボード１カ・らのキー人力の受付けおよび表示器２の
制御などを行う演算処理装置である。４は計測結果を蓄
積するメモ１パ記憶手段）、５はサンプリング数期に沿
ったパルスを発生するパルス発生器（タイミング発生手
段）、６ａ〜６ｈは計測しようとする信号線に接続する
検針（信号接続手段）、７は検針６ａ〜６ｈ力・らの入
力信号をラッチするラッチ回路である。

また８は前回サンプリングタイミンクの入力信号を記憶
する荊回信力記憶回路、９は入力信号の変化の有無を検
出する比較器（検圧・手段）、１゜は入力信号の変化し
ない状態か継続したサンプリング回数をカウントするカ
ウンタ（計数手ｂ）である。１１は入力信号の変化しな
い状態か何回以上継続したら人力信号の蓄積を行わなく
するかを規定する設定値記憶回路、１２はカウンタ１０
の計数値を検出してメモリ４への蓄積を抑制する比較器
（蓄積抑制手段）である。

１３は入力信号をメモリ４のどの位置に蓄積するかを指
すメモリポインタ、】４は入力信号のトリガを検出する
トリガ検出回路、１５はトリガ検出後の計測期間を規定
するダウンカウンタ、１６はトリガ検出時のメモリポイ
ンタ１３の内容を記憶する開始アドレス記憶回路である
。

次に上記構成における取り扱い方法および動作について
説明する。１ず信号の計測を行うには、検針（信号接続
手段）６ａ〜６ｈを計岨１しようとする信号線に接続し
、ついでサンプリング周期とトリガ条件とトリガ検出後
の計測期間をキーボード１から設定する。演算処理装置
３はこれらの設定に即して、パルス発生器（タイミング
発生手段）５にサンプリングタイミングのパルス発生周
期をセットし、トリガ検出器１４にトリガ条件をセット
し、ダウンカウンタ１５Ｋ）リガ検出後の計測期間のサ
ンプリング回数をセットし、カウンタ（計数手段）１０
に入力信号の変化しない状態か何回以上に継続したら入
力信号の蓄積を行わなくするかの計数値をセットする。

これよりキーボード１から計測の開始を指示すると、パ
ルス発生器５から出されるサンプリングタイミングのパ
ルスに従って計測動作か次のように行われる。１ず検針
６ａ〜６ｈからの入力信号はラッチ回路７にラッチされ
る。このラッチ回路７にラッチされた入力信号のデータ
はメモリ（記憶手段）４土のメモリポインタ１３の指す
位置に蓄積されると同時姉、比較器（検出手段）９にょ
９前回信号記憶回路８の内容と比較され、等しい場合に
はカウンタ１０の内容が３増される一方、等しくない場
合にはカウンタ１０の内容がリセットされる。このカウ
ンタ１０と設定値記憶回路１】の内容が比較器（蓄積抑
制手段）１２により比較され、カウンタ】０の内容が小
さい場合にはメモＩＪ、ｔ’インタ１３の内容が１増さ
れる一方、カウンタ】０の内容が大きいか等しい場合に
はメモリポインタ１３の内容が更新されない。これによ
り入力信号の変化しない状態か設定値記憶回路１１に設
定された口数以上に継続した場合には、メモリポインタ
】３か更新されなくなり、入力信号のデ−タかメモリ４
に記憶されない。これらの動作ののち、前回信号記憶回
路８ｉ／ｃはラッチ回路７の内容が転送され、以上の動
作かサンプリング周期ことに繰り返えでれる。

一力のトリ力検出器】４ではラッチ回路７からの入力信
号を受け、入力信号のトリカ粂件として設定され１いた
信号変化を検出すると、メモリホインタ】３の内容か開
始アドレス記憶回路１６に転送づれるとともに、ダウン
カウンタ１５か起動される。このダウンカウンタ１５は
トリ力の検出による起動後に、サンプリングタイミング
ごとに１づつ減じらｔｌ、Ｏになると加算処理装−３に
伝えられ、計測動作か終了する。計′６４１１動作か終
了すると、メモリ４に蓄積されたデータか演算処理装撫
３を介して、表示器２にタイミングチャート形式で表示
される。

以上の説明から明らかなように本実施例によれは、計測
すべき信号の変化しない状態か設定期間を越えた分はメ
モリに蓄積されないので、これにより散発的に変化する
ような信号に苅し１は従来例と同じメモリ容量および同
じサンプ１ノンク周期で格段に長い期間の計辿１か可能
である。

〔発明の効果〕

本発明のロジックアナライサによれは、同じ信号状態か
Ｐ９Ｔ定サンプリング回数以上に継続した場合には、そ
れ以上の分はメモリに蓄積きれないので、散発的なバル
ヌ信号に対してはパルヌを計測するに十分に短かいサン
プリング周期で長期間にわたる計測かｏＪ能な効果かあ
る。

【図面の簡単な説明】

第１図は本発明によるロシツクアナライサの一実施例を
示すブロック図である。 １・・・キーボード、２・・表示器、３・・・加算処理
装置、４・・・メモリ（記憶手取）、５・・バルヌ発生
器（タイミング発生手段）、６ａ〜６ｈ・・・検針（信
号接続手段）、７・・・ラッチ回路、８・・・前回信号
記憶回路、９・・比較器（検出手段）、１０・・・カウ
ンタ（計数手板）、１１・・・設定値記憶回路、】２・
・・比較器（蓄積抑制手段）、１３・・・メモリホイン
タ、１４・・・トリ力検出器、１５・・・ダウンカウン
タ、１６・・・開始アドレス記憶回路 代理人　　ｆＰ埋士　小　　川　　勝　　男ど′享　１
　図

Claims (1)

【特許請求の範囲】
1. １、計測しようとする論理信号に接続するための信号接
   続手段と、周期的な信号計測のタイミングを作り出すタ
   イミング発生手段と、該タイミング発生手段から出され
   たタイミングに上記信号接続手段から得られた信号を蓄
   積するための記憶手段とからなるロジックアナライザに
   おいて、上記タイミング発生手段から前回出されたタイ
   ミングと今回出されたタイミングに上記信号接続手段か
   ら得られた信号の変化の有無を検出する検出手段と、該
   検出手段において変化なしを連続的に検出された回数を
   計数する計数手段と、該計数手段の計数値によつて上記
   記憶手段への蓄積を抑制する蓄積抑制手段とを設けたこ
   とを特徴とするロジックアナライザ。