JPH05312834A - 信号記憶表示装置 - Google Patents

信号記憶表示装置

Info

Publication number
JPH05312834A
JPH05312834A JP14682092A JP14682092A JPH05312834A JP H05312834 A JPH05312834 A JP H05312834A JP 14682092 A JP14682092 A JP 14682092A JP 14682092 A JP14682092 A JP 14682092A JP H05312834 A JPH05312834 A JP H05312834A
Authority
JP
Japan
Prior art keywords
measurement
time
signal
measurement start
cpu8
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14682092A
Other languages
English (en)
Inventor
Takanori Okada
高典 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14682092A priority Critical patent/JPH05312834A/ja
Publication of JPH05312834A publication Critical patent/JPH05312834A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Abstract

(57)【要約】 【目的】 測定開始キー入力後、実際の測定動作開始ま
での間に遅延時間を持たせ、その時間内に、装置をチェ
ックするために必要な測定条件形成作業を完了し得るこ
と。 【構成】 入力信号1をサンプリングするサンプリング
部3と、入力信号1の中から特定の事象を検出するトリ
ガ検出部6と、サンプリングされたデータを記憶する記
憶部4と、この記憶部4へのデータの書き込み、読み出
しを制御する記憶制御部7と、測定条件および測定信号
を表示する表示手段13、14と、測定条件および測定動作
を指示する動作指示手段12と、測定開始を指示したのち
測定を開始するまで時間を設定するタイマー11とを具備
し、測定動作の指示後、タイマー11に設定された時間を
経過してから実際の測定動作を開始する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、入力信号をサンプリン
グしてメモリに格納し、格納されたデータを読み出して
表示装置に表示する機能を有するロジック・アナライ
ザ、ディジタル・ストレージ・オシロスコープなどにお
ける信号記憶表示装置に関する。
【0002】
【従来の技術】従来の信号記憶表示装置は、図5に示す
ように、内部バス15を介して接続された中央処理装置
(CPU)8と、動作プログラムを格納したメモリ20
と、動作の指示を行なうキーボード12と、入力信号のサ
ンプリング、トリガ検出、記憶、記憶制御を行なう信号
取込部18と、記憶されたデータを表示する表示部13とを
備えている。
【0003】キーボード12を操作して測定開始キー入力
を行なうと、内部バス15を介してCPU8に伝えられ
る。CPU8は、メモリ20に格納されているプログラム
によって、測定開始指令を信号取込部18に伝える。この
測定開始指令に基づいて信号取込部18は、入力信号のサ
ンプリング、トリガ検出、記憶を行ない、この一連の処
理が終了すると、測定終了信号をCPU8へ伝える。
【0004】CPU8は、信号取込部18からの測定終了
信号を受けると、信号取込部18に記憶されているデータ
を読み出して、表示するためのデータ処理を行なったの
ち、表示部13に書き込む。そして、表示部13は、この書
き込まれたデータを表示装置で表示させる。
【0005】このように、従来の信号記憶表示装置にお
いては、このような一連の動作を行なって、入力信号の
サンプリング、トリガ検出、記憶、表示を行なう。
【0006】
【発明が解決しようとする課題】しかし、従来の信号記
憶表示装置においては、測定開始キー入力後、直ちに、
入力信号のサンプリング、トリガ検出、データ・メモリ
への記憶などの一連の動作を開始する。
【0007】被測定装置の動作状態をチェックするため
に、回路を構成する実装基板上の各部位に入力プローブ
を固定して、各部位の信号をピックアップしようとして
も、表面実装デバイスのようにピン間隔が狭くてプロー
ブを固定することが困難な場合には、入力プローブを手
で持ってチェックすべき部位に接触させなければならな
い。さらに、2チャンネルの信号を同時にピックアップ
したい場合には、両手でプローブを持って、チェックす
べき2つの部位にプローブの先端を接触させなければな
らない。
【0008】そのために、測定開始キー入力後に、プロ
ーブを手で持ってチェックすべき部位にプローブの先端
を接触させるという測定条件形成作業を完了しても、既
に、入力信号のサンプリング、トリガ検出、データ・メ
モリへの記憶などの一連の測定動作が進んでいるので、
始めの部分が欠落し、最初からチェックすることはでき
ない。また、プローブの先端を接触させる際に、チャタ
リング・ノイズなどにより、トリガ検出、データ記憶な
どにおいて誤動作が生じ、正確な測定ができないという
問題があった。
【0009】そこで、本発明は、このような従来の信号
記憶表示装置が有する問題点を解決するために考えられ
たもので、測定開始キー入力後、実際の測定動作開始ま
での間に遅延時間を持たせ、その時間内に測定条件形成
作業を完了し得るように構成したものである。
【0010】
【課題を解決するための手段】本発明の信号記憶表示装
置は、入力信号をサンプリングするサンプリング手段
と、入力信号の中から特定の事象を検出するトリガ検出
手段と、サンプリングされたデータを記憶する記憶手段
と、この記憶手段へのデータの書き込み、読み出しを制
御する記憶制御手段と、測定条件および測定信号を表示
する表示手段と、測定条件および測定動作を指示する動
作指示手段と、測定開始を指示したのち測定を開始する
まで時間を設定する時間設定手段と、設定された時間を
計時する計時手段とを具備している。
【0011】
【作用】測定開始キー入力後、実際の測定動作を開始す
るまでに遅延時間を設けているので、その遅延時間内
に、入力プローブを手で持ってチェックすべき部位にプ
ローブの先端を接触させるという測定条件形成作業を完
了することができる。
【0012】
【実施例】図1に示すように、クロック・ジェネレータ
5と、被測定回路からの入力信号1を減衰、増幅あるい
はディジタル信号としてハイレベルあるいはローレベル
に2値化する前処理部2と、この前処理部2からの出力
信号をサンプリングまたはA/D変換するサンプリング
部3と、サンプリングされたデータをメモリに順次に記
憶する記憶部4と、前処理部2あるいはサンプリング部
3からの出力信号の中から特定のトリガ事象を検出する
トリガ検出部6と、このトリガ検出部6の出力信号およ
びクロック・ジェネレータ5からの信号を受けて記憶部
4に対するデータの書き込みおよび読み出しの制御を行
なう記憶制御部7とを備えている。
【0013】さらに、内部バス15を介して接続された中
央処理装置(CPU)8と、動作プログラムを格納した
リードオンリー・メモリ(ROM)9と、一連の処理を
行なうときに必要とするデータの書き込みや読み出しを
行なうワーク用のランダム・アクセス・メモリ(RA
M)10と、CPU8によって設定された時間を計時する
タイマー11と、動作の指示を行なうキーボード12と、C
PU8によって処理されたデータを表示メモリに記憶す
る表示データ記憶部13と、この記憶されたデータを表示
する表示装置14とを備えている。
【0014】次に、このように構成された信号記憶表示
装置の動作について説明する。
【0015】まず、キーボード12の時間設定キーを操作
すると、CPU8は、図2の画面に示すように画面表示
を行なうので、キー入力により測定開始遅延時間設定フ
ィールド16に遅延時間を設定すると、この遅延時間はC
PU8によって読み込まれ、タイマー11に設定される。
【0016】CPU8は、キーボード12から測定開始キ
ー入力が発生すると、タイマー11に計時開始信号を送
る。タイマー11は、この計時開始信号を受けると、計時
動作を開始し、設定時間Tの計時を終えると、計時終了
信号をCPU8に送る。
【0017】CPU8は、タイマー11からの計時終了信
号を受けると、サンプリング部3、トリガ検出部6、記
憶制御部7に対して測定開始信号を送って、一連の測定
動作を開始させる。
【0018】このように、キーボード11によって測定開
始遅延時間設定フィールド16に遅延時間Tを設定するこ
とにより、図3のタイミング・チャートに示すように、
測定開始キー入力(t1)後、タイマー11が計時動作を開始
(t2)し、計時動作を終了した(t3)のち、実際の測定動作
を開始(t4)するまでの時間を任意に設定あるいは変更す
ることができるので、測定開始キー入力後に、設定時間
T内において被測定回路へのプロービングなどの測定条
件形成作業を予め完了することができる。
【0019】そして、すべての動作状態のチェックを完
了したときに、キーボード12を操作して、測定開始遅延
時間設定フィールド16に設定されている遅延時間Tを短
縮させるか零に設定し直すことにより、キーボード12か
ら測定開始キー入力があると、直ちに測定動作を開始さ
せることができる。
【0020】(他の実施例)以上で説明した実施例にお
いては、時間Tを数値で設定しているが、図4のa、b
に示すように、ハッチングしたバー17の長さを設定時間
Tに対応させた相対的な時間表示を行ない、ハッチング
したバー17の長さを矢印キーなどを操作して調整する。
そして、測定開始キー入力後、タイマー11の計時が進む
につれてバー17の長さが短くなり、計時が完了すると、
図4のbに示す表示となって、実際の測定動作を開始す
る。
【0021】また、タイマーとしては、ハードウエアの
タイマーに限ることなく、ソフトウエアによるタイマー
を採用することも可能である。
【0022】
【発明の効果】以上の実施例に基づく説明から明らかな
ように、本発明の信号記憶表示装置によると、測定開始
キー入力後、実際の測定動作を開始するまでに遅延時間
を設けることができるので、その遅延時間内に、入力プ
ローブを手で持ってチェックすべき部位に接触させると
いう測定条件形成作業を完了することができ、一連の測
定動作を最初から漏らさずにチェックすることができ
る。
【図面の簡単な説明】
【図1】本発明の信号記憶表示装置の一実施例を示すブ
ロック図、
【図2】前記実施例における測定開始遅延時間設定を行
なう画面の表示例、
【図3】前記実施例における動作を説明するために用い
るタイミング・チャート、
【図4】前記実施例における測定開始遅延時間設定を行
なう画面の他の表示例、
【図5】従来の信号記憶表示装置の一例を示すブロック
図である。
【符号の説明】
1 入力信号 2 前処理部 3 サンプリング部 4 記憶部 5 クロック・ジェネレータ 6 トリガ検出部 7 記憶制御部 8 CPU 9 ROM 10 RAM 11 タイマー 12 キーボード 14 表示装置 15 内部バス

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 入力信号をサンプリングするサンプリン
    グ手段と、前記入力信号の中から特定の事象を検出する
    トリガ検出手段と、前記サンプリングされたデータを記
    憶する記憶手段と、前記記憶手段へのデータの書き込
    み、読み出しを制御する記憶制御手段と、測定条件およ
    び測定信号を表示する表示手段と、測定動作の開始を指
    示する動作指示手段と、測定開始を指示したのち測定を
    開始するまで時間を設定する時間設定手段と、設定され
    た時間を計時する計時手段とを具備することを特徴とす
    る信号記憶表示装置。
JP14682092A 1992-05-14 1992-05-14 信号記憶表示装置 Pending JPH05312834A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14682092A JPH05312834A (ja) 1992-05-14 1992-05-14 信号記憶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14682092A JPH05312834A (ja) 1992-05-14 1992-05-14 信号記憶表示装置

Publications (1)

Publication Number Publication Date
JPH05312834A true JPH05312834A (ja) 1993-11-26

Family

ID=15416272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14682092A Pending JPH05312834A (ja) 1992-05-14 1992-05-14 信号記憶表示装置

Country Status (1)

Country Link
JP (1) JPH05312834A (ja)

Similar Documents

Publication Publication Date Title
US6122762A (en) Memory interface device and method for supporting debugging
JP3684831B2 (ja) マイクロコンピュータ、電子機器及びデバッグシステム
JP2564601B2 (ja) ダイナミックランダムアクセスメモリを有するデジタルシステム用走査テスト装置
US4752928A (en) Transaction analyzer
US5850512A (en) Bus analyzer and method for testing internal data paths thereof
JP2003076578A (ja) マイクロコンピュータ及びデバッグシステム並びにトレース情報収集方法
US4730314A (en) Logic analyzer
US4390837A (en) Test unit for a logic circuit analyzer
JPH05312834A (ja) 信号記憶表示装置
WO2004099987A1 (en) Logic analyzer data retrieving circuit and its retrieving method
US6615377B1 (en) Integrated circuit with signal-vector queue for normal and test modes of operation
JPH06318964A (ja) データ処理システム及びその自己検査制御方法
JPS59188574A (ja) デ−タ信号の比較方法
JP3002341B2 (ja) ロジックアナライザ
KR200234483Y1 (ko) 회로기판상 전자부품측정장치
JP3341260B2 (ja) 情報処理装置
JP3163568B2 (ja) Ic試験装置
JP2998297B2 (ja) 波形測定装置
JPS63265181A (ja) フアンクシヨンテスタ
JPS5933079Y2 (ja) デ−タの事象測定装置
JPH10260864A (ja) トレース装置
JPH11230992A (ja) デジタルオシロスコープ
JPH1115704A (ja) エミュレーション制御方法およびエミュレータ装置
JPH01193669A (ja) ロジックアナライザ
JPH03202782A (ja) 波形測定器におけるトリガ状態の教示方法