JPH01191513A - 信号切換回路 - Google Patents
信号切換回路Info
- Publication number
- JPH01191513A JPH01191513A JP1606988A JP1606988A JPH01191513A JP H01191513 A JPH01191513 A JP H01191513A JP 1606988 A JP1606988 A JP 1606988A JP 1606988 A JP1606988 A JP 1606988A JP H01191513 A JPH01191513 A JP H01191513A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- signal
- comparator
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は信号切換回路に関し、特に、半導体集積回路で
実現可能なものである。
実現可能なものである。
従来の技術
一般に、比較器を用いた信号切換回路において、入力信
号のレベルに関係なく比較器の入力基準電圧は一定であ
る。第3図に従来例を示す。第3図において、入力信号
源1の信号はコンデンサ3を通り端子5から信号切換部
7へ入る。入力信号源2の信号はコンデンサ4を通り端
子6から信号切換部7と比較器12に入る。この時、入
力信号源1の信号のDCレベルは、内部電源により設定
され、入力信号源2の信号の直流レベルはスイッチ11
がオンの場合、基準電圧源10により設定され、スイッ
チ11がオフの場合、内部電源により設定される。上記
入力信号源2め信号は比較器12に入り、固定された基
準電圧源36の電圧と比較される。この比較された出力
電圧は制御端子9を通り信号切換部7へ入る。この制御
電圧により入力信号源1の信号または入力信号源2の信
号が出力端子8に出力される。
号のレベルに関係なく比較器の入力基準電圧は一定であ
る。第3図に従来例を示す。第3図において、入力信号
源1の信号はコンデンサ3を通り端子5から信号切換部
7へ入る。入力信号源2の信号はコンデンサ4を通り端
子6から信号切換部7と比較器12に入る。この時、入
力信号源1の信号のDCレベルは、内部電源により設定
され、入力信号源2の信号の直流レベルはスイッチ11
がオンの場合、基準電圧源10により設定され、スイッ
チ11がオフの場合、内部電源により設定される。上記
入力信号源2め信号は比較器12に入り、固定された基
準電圧源36の電圧と比較される。この比較された出力
電圧は制御端子9を通り信号切換部7へ入る。この制御
電圧により入力信号源1の信号または入力信号源2の信
号が出力端子8に出力される。
発明が解決しようとする課題
上記の信号切換回路を使用する場合、第3図において、
比較器12の入力基準電圧源36の電圧(V3B)は通
常端子5の電圧(Vs)と端子6の電圧(Vs)+7)
中間値すなわち、1V5−V61/2=V3Gに設定さ
れる。
比較器12の入力基準電圧源36の電圧(V3B)は通
常端子5の電圧(Vs)と端子6の電圧(Vs)+7)
中間値すなわち、1V5−V61/2=V3Gに設定さ
れる。
この場合、取扱うことのできる信号レベルは、l V3
6 Vs lまたはl V36 Vs lの範囲内
であり、l V36 Vs 1またハl V36Vs
l 以上の信号レベルを取扱うことはない。また、上
記信号切換回路においては、ノイズに対するマージンが
狭く誤動作をしかねない。本発明は、上記2つの開祖を
解決するものである。
6 Vs lまたはl V36 Vs lの範囲内
であり、l V36 Vs 1またハl V36Vs
l 以上の信号レベルを取扱うことはない。また、上
記信号切換回路においては、ノイズに対するマージンが
狭く誤動作をしかねない。本発明は、上記2つの開祖を
解決するものである。
課題を解決するための手段
本発明では、第1の入力信号源または第2の入力信号源
のうちのどちらか一方の信号レベルにより比較器の入力
基準電圧を切換え、取扱う入力信号レベルの余裕とノイ
ズに対するマージンの余裕を持たせるものであり、この
ために必要なスイッチを比較器の出力電圧により制御可
能になしたものである。
のうちのどちらか一方の信号レベルにより比較器の入力
基準電圧を切換え、取扱う入力信号レベルの余裕とノイ
ズに対するマージンの余裕を持たせるものであり、この
ために必要なスイッチを比較器の出力電圧により制御可
能になしたものである。
作用
本発明によると、比較器を用いた信号切換回路において
、どちらか一方の入力信号レベルにより比較器の入力基
準電圧を切換えるため比較器の出力電圧を用い制御する
ことにより、取扱う入力信号レベルの余裕とノイズに対
するマージンの余裕をもたせることができる。
、どちらか一方の入力信号レベルにより比較器の入力基
準電圧を切換えるため比較器の出力電圧を用い制御する
ことにより、取扱う入力信号レベルの余裕とノイズに対
するマージンの余裕をもたせることができる。
実施例
第1図は本発明実施例の回路図である。
第1図において、第1の入力信号源1の信号はコンデン
サ3を通り端子5から信号切換部7に入る。第2の入力
信号源2の信号はコンデンサ4を通り端子6から信号切
換部7と比較器12に入る。この時の第1の入力信号源
1の信号の直流レベルは内部電源により設定され、第2
の入力信号源2の信号の直流レベルはスイッチ11がオ
ンの場合、基準電圧源10により設定され、スイッチ1
1がオフの場合、内部電源により設定される。
サ3を通り端子5から信号切換部7に入る。第2の入力
信号源2の信号はコンデンサ4を通り端子6から信号切
換部7と比較器12に入る。この時の第1の入力信号源
1の信号の直流レベルは内部電源により設定され、第2
の入力信号源2の信号の直流レベルはスイッチ11がオ
ンの場合、基準電圧源10により設定され、スイッチ1
1がオフの場合、内部電源により設定される。
上記第2の入力信号源2の信号は比較器12に入り、同
比較器12の入力基準電圧端子34の電圧と比較される
。ここで比較器12の入力基準電圧端子34の電圧(V
34)は、スイッチ11がオンの場合の端子6の電圧(
v6)と端子5の電圧(Vs)の範囲内に2箇所設定さ
れ、スイッチ11のオン、オフにより、端子6の電圧V
6を切換えて端子34の電圧V34を制御する。端子6
の電圧v6が高い電圧であれば端子34の電圧V34を
低い電圧に、端子6の電圧v6が低い電圧であれば、端
子34の電圧V34を高い電圧という具合いに、比較す
る電圧とは逆の方向に端子34の電圧V34が切換えら
れる。上記のように比較されて得た出力電圧は制御端子
9を通り信号切換部7へ入る。この制御電圧により第1
の入力信号源1の信号または第2の入力信号源2の信号
が出力端子8に出力される。
比較器12の入力基準電圧端子34の電圧と比較される
。ここで比較器12の入力基準電圧端子34の電圧(V
34)は、スイッチ11がオンの場合の端子6の電圧(
v6)と端子5の電圧(Vs)の範囲内に2箇所設定さ
れ、スイッチ11のオン、オフにより、端子6の電圧V
6を切換えて端子34の電圧V34を制御する。端子6
の電圧v6が高い電圧であれば端子34の電圧V34を
低い電圧に、端子6の電圧v6が低い電圧であれば、端
子34の電圧V34を高い電圧という具合いに、比較す
る電圧とは逆の方向に端子34の電圧V34が切換えら
れる。上記のように比較されて得た出力電圧は制御端子
9を通り信号切換部7へ入る。この制御電圧により第1
の入力信号源1の信号または第2の入力信号源2の信号
が出力端子8に出力される。
上記比較器12の出力端子である制御端子37の電圧に
より上記比較器12の入力端子34の入力基準電圧を制
御している。本発明の具体的な回路例を第2図に示す。
より上記比較器12の入力端子34の入力基準電圧を制
御している。本発明の具体的な回路例を第2図に示す。
第2図において、入力信号源1の信号はコンデンサ3を
通り端子5から信号切換部7のトランジスタTIのベー
スに入る。また、第2の入力信号源2の信号はコンデン
サ4を通り端子6から信号切換部7のトランジスタT4
のベースと比較器12のトランジスタT5のベースに入
る。この時、第1の入力信号源1の信号は基準電圧源1
7により直流レベルが設定される。
通り端子5から信号切換部7のトランジスタTIのベー
スに入る。また、第2の入力信号源2の信号はコンデン
サ4を通り端子6から信号切換部7のトランジスタT4
のベースと比較器12のトランジスタT5のベースに入
る。この時、第1の入力信号源1の信号は基準電圧源1
7により直流レベルが設定される。
また、第2の入力信号源2の信号は、スイッチ11がオ
ンの時は基準電圧源10により直流レベルが設定され、
オフの時は基準電圧源17により直流レベルが設定され
る。次に、比較器12において端子6と端子34の電圧
差を比較することにより、トランジスタT5.トランジ
スタT6のいずれか一方がオンをして他方がオフする。
ンの時は基準電圧源10により直流レベルが設定され、
オフの時は基準電圧源17により直流レベルが設定され
る。次に、比較器12において端子6と端子34の電圧
差を比較することにより、トランジスタT5.トランジ
スタT6のいずれか一方がオンをして他方がオフする。
例えば、基準電圧源7を2V、基準電圧源10を7V、
比較器12の入力基準電圧源13の電圧を7Vとし、抵
抗26を3にΩ、抵抗27を18にΩ、抵抗28と抵抗
29を9にΩとすると、通常比較器12の入力端子34
の電圧は抵抗26と抵抗27が分割され6Vになる。こ
の状態でスイッチ11がオフの場合、端子6は2Vにな
り、この時の比較器12の入力端子34の電圧は6vの
ままである。またスイッチ11がオンの場合、端子6は
7Vであり、比較器12の入力端子34の電圧は、トラ
ンジスタT9がオンし、抵抗26.抵抗27、抵抗28
.抵抗29で分割され、3v近くになる。上記のように
、比較器の入力電圧が高ければ比較器12の入力基準電
圧は低く設定され、逆に比較器12の入力電圧が低けれ
ば同比較器12の入力基準電圧は高く設定され、取扱う
ことのできる信号レベルの余裕と、ノイズに対するマー
ジンの余裕を持たせたものである。次に比較器12の制
御端子9,38の電圧により、トランジスタT2 、T
3をオン、オフさせ、出力端子8に第1の入力信号源1
の信号か第2の入力信号源2の信号かを出力する。
比較器12の入力基準電圧源13の電圧を7Vとし、抵
抗26を3にΩ、抵抗27を18にΩ、抵抗28と抵抗
29を9にΩとすると、通常比較器12の入力端子34
の電圧は抵抗26と抵抗27が分割され6Vになる。こ
の状態でスイッチ11がオフの場合、端子6は2Vにな
り、この時の比較器12の入力端子34の電圧は6vの
ままである。またスイッチ11がオンの場合、端子6は
7Vであり、比較器12の入力端子34の電圧は、トラ
ンジスタT9がオンし、抵抗26.抵抗27、抵抗28
.抵抗29で分割され、3v近くになる。上記のように
、比較器の入力電圧が高ければ比較器12の入力基準電
圧は低く設定され、逆に比較器12の入力電圧が低けれ
ば同比較器12の入力基準電圧は高く設定され、取扱う
ことのできる信号レベルの余裕と、ノイズに対するマー
ジンの余裕を持たせたものである。次に比較器12の制
御端子9,38の電圧により、トランジスタT2 、T
3をオン、オフさせ、出力端子8に第1の入力信号源1
の信号か第2の入力信号源2の信号かを出力する。
発明の効果
本発明によれば、比較器を用いた信号切換回路において
、取扱うことのできる信号レベルに余裕を持たせ、ノイ
ズに対するマージンにも余裕を持たせる回路の実現が可
能である。
、取扱うことのできる信号レベルに余裕を持たせ、ノイ
ズに対するマージンにも余裕を持たせる回路の実現が可
能である。
また、上記の余裕を持たせるために必要となったスイッ
チを比較器の出力電圧により制御し、スイッチを用いる
と必要であった端子を削減させる効果をもたらす。
チを比較器の出力電圧により制御し、スイッチを用いる
と必要であった端子を削減させる効果をもたらす。
第1図は本発明の実施例を示す信号切換回路図、第2図
は本発明の実施例を示す具体的な信号切換回路図、第3
図は従来の比較器を用いて入力信号レベルにより比較器
の入力基準電圧を切換える信号切換回路図である。 l、2・・・・・・人力信号源、3.4・・・・・・コ
ンデンサ、5,6・・・・・・入力端子、7・・・用信
号切換部、8・・・・・・出力端子、10.13,17
.36・旧・・基準電圧、11.35・・・・・・スイ
ッチ、12・旧・・比較器、14.18〜29,39.
41・・・・・・抵抗、15.16・・・・・;電源電
圧、30.40・・・・・・定電流、9,38・・・・
・・制御端子、31・旧・・PNPトランジスタ、32
・・・・・・NPN トランジスタ、33・・・・・・
基準電圧、“34・・・・・・比較器入力端子、37・
・・・・・比較器出力端子。 第1図
は本発明の実施例を示す具体的な信号切換回路図、第3
図は従来の比較器を用いて入力信号レベルにより比較器
の入力基準電圧を切換える信号切換回路図である。 l、2・・・・・・人力信号源、3.4・・・・・・コ
ンデンサ、5,6・・・・・・入力端子、7・・・用信
号切換部、8・・・・・・出力端子、10.13,17
.36・旧・・基準電圧、11.35・・・・・・スイ
ッチ、12・旧・・比較器、14.18〜29,39.
41・・・・・・抵抗、15.16・・・・・;電源電
圧、30.40・・・・・・定電流、9,38・・・・
・・制御端子、31・旧・・PNPトランジスタ、32
・・・・・・NPN トランジスタ、33・・・・・・
基準電圧、“34・・・・・・比較器入力端子、37・
・・・・・比較器出力端子。 第1図
Claims (1)
- 第1の信号が入力される第1の入力端子と、第2の信号
が入力される第2の入力端子と、上記第1、第2の信号
の両方が入力され、出力端子が設けられた信号切換部と
、上記第1または第2の信号の直流電位を設定できる直
流電位設定手段と、上記第1または第2の信号ならびに
直流基準電圧源の電圧が与えられる比較器とからなり、
上記比較器の出力信号で上記信号切換部を制御し、上記
第1または第2の信号のいずれか一方を上記出力端子に
取り出す信号切換回路において、上記比較器の出力信号
で上記直流基準電圧源の電圧を制御する回路手段をそな
えたことを特徴とする信号切換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1606988A JPH01191513A (ja) | 1988-01-27 | 1988-01-27 | 信号切換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1606988A JPH01191513A (ja) | 1988-01-27 | 1988-01-27 | 信号切換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01191513A true JPH01191513A (ja) | 1989-08-01 |
Family
ID=11906281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1606988A Pending JPH01191513A (ja) | 1988-01-27 | 1988-01-27 | 信号切換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01191513A (ja) |
-
1988
- 1988-01-27 JP JP1606988A patent/JPH01191513A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5640084A (en) | Integrated switch for selecting a fixed and an adjustable voltage reference at a low supply voltage | |
JPH07105706B2 (ja) | 電流切換え式ドライバ回路 | |
JPS59117815A (ja) | 電気抵抗制御回路 | |
JPH01191513A (ja) | 信号切換回路 | |
JPH01223520A (ja) | 直流電源 | |
JP2776034B2 (ja) | 定電流回路 | |
US4260955A (en) | Current amplifier with regenerative latch switch | |
JP3355197B2 (ja) | デジタル出力回路 | |
JP2607304B2 (ja) | 半導体集積回路装置 | |
JP2885848B2 (ja) | ヒステリシス回路 | |
JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
JPH0633713Y2 (ja) | アナログ・スイッチ回路 | |
JPH08320741A (ja) | 待機/動作制御回路 | |
JPS5929404Y2 (ja) | 零電位制御回路 | |
JPH042502Y2 (ja) | ||
JPH0513064Y2 (ja) | ||
KR950008531Y1 (ko) | 아날로그 신호의 선택 스위칭회로 | |
JP2573946B2 (ja) | 半導体集積回路 | |
JPH0347775B2 (ja) | ||
JPH0278317A (ja) | 信号切替回路 | |
JPH0897696A (ja) | スイッチ回路 | |
JPH03162122A (ja) | スイッチ回路 | |
JPH10256851A (ja) | 利得制御回路 | |
JPH01157117A (ja) | 信号切り換え回路 | |
JPH02189021A (ja) | 制御回路 |