JPH0118462B2 - - Google Patents
Info
- Publication number
- JPH0118462B2 JPH0118462B2 JP58127167A JP12716783A JPH0118462B2 JP H0118462 B2 JPH0118462 B2 JP H0118462B2 JP 58127167 A JP58127167 A JP 58127167A JP 12716783 A JP12716783 A JP 12716783A JP H0118462 B2 JPH0118462 B2 JP H0118462B2
- Authority
- JP
- Japan
- Prior art keywords
- file
- control device
- data processing
- file control
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
(1) 発明の属する技術分野の説明
本発明は、データ処理システムに関し、特に、
フアイル装置に対するデータアクセスの方式に関
するものである。
フアイル装置に対するデータアクセスの方式に関
するものである。
(2) 従来技術の説明
データ処理システムにおけるフアイル装置に対
するデータアクセスは、従来、次の様な方式をと
つていた。即ち、従来技術の第１の例を示す第１
図において、データ処理システムは、データ処理
装置００１、主記憶装置００２、フアイル制御装
置００３が共通バス０１０に接続され、フアイル
装置００４〜００７がフアイル制御装置００３に
接続される構成をとる。例えば、フアイル装置０
０４に対するデータアクセスは次のように行われ
る。データ処理装置００１は、共通バス０１０を
通して主記憶装置００２内のフアイル装置００４
に対応する記憶エリアにデータアクセスを制御す
るプログラムを記憶せしめた後に、共通バス０１
０を通してフアイル制御装置００３にフアイル装
置００４の番号を送る。フアイル制御装置００３
は、フアイル装置の番号を共通バス０１０から取
込み、解析し、フアイル装置００４に対するデー
タアクセスであると解釈すると、共通バス０１０
を通して主記憶装置００２内のフアイル装置００
４に対応する記憶エリアからデータアクセスを制
御するプログラムを順次読出し、実行することに
より、フアイル装置００４に対するデータアクセ
スを行う。
するデータアクセスは、従来、次の様な方式をと
つていた。即ち、従来技術の第１の例を示す第１
図において、データ処理システムは、データ処理
装置００１、主記憶装置００２、フアイル制御装
置００３が共通バス０１０に接続され、フアイル
装置００４〜００７がフアイル制御装置００３に
接続される構成をとる。例えば、フアイル装置０
０４に対するデータアクセスは次のように行われ
る。データ処理装置００１は、共通バス０１０を
通して主記憶装置００２内のフアイル装置００４
に対応する記憶エリアにデータアクセスを制御す
るプログラムを記憶せしめた後に、共通バス０１
０を通してフアイル制御装置００３にフアイル装
置００４の番号を送る。フアイル制御装置００３
は、フアイル装置の番号を共通バス０１０から取
込み、解析し、フアイル装置００４に対するデー
タアクセスであると解釈すると、共通バス０１０
を通して主記憶装置００２内のフアイル装置００
４に対応する記憶エリアからデータアクセスを制
御するプログラムを順次読出し、実行することに
より、フアイル装置００４に対するデータアクセ
スを行う。
上記の従来技術の欠点は、フアイル制御装置０
０３が１つのフアイル装置、例えばフアイル装置
００４に対してデータアクセスを行つている間、
他のフアイル装置００５〜００７に対してデータ
アクセスを行うことができないことである。
０３が１つのフアイル装置、例えばフアイル装置
００４に対してデータアクセスを行つている間、
他のフアイル装置００５〜００７に対してデータ
アクセスを行うことができないことである。
上記欠点を緩和する為に、第２図に示す第２の
方式が考えられた。即ち、フアイル装置１０４〜
１０７をフアイル制御装置１０３と１１３が共有
する構成をとることである。本技術によれば、フ
アイル制御装置１０３が１つのフアイル装置、例
えばフアイル装置１０４に対してデータアクセス
を行つている間でもフアイル制御装置１１３を通
して他のフアイル装置１０４〜１０７に対してデ
ータアクセスを行うことができ、第１図に示した
データ処理システムよりも性能が向上する。
方式が考えられた。即ち、フアイル装置１０４〜
１０７をフアイル制御装置１０３と１１３が共有
する構成をとることである。本技術によれば、フ
アイル制御装置１０３が１つのフアイル装置、例
えばフアイル装置１０４に対してデータアクセス
を行つている間でもフアイル制御装置１１３を通
して他のフアイル装置１０４〜１０７に対してデ
ータアクセスを行うことができ、第１図に示した
データ処理システムよりも性能が向上する。
しかしながら、第２図に示したデータ処理シス
テムにおいて、フアイル装置に対するデータアク
セスを効率良く行うためには、データ処理装置１
０１は２つのフアイル制御装置１０３と１１３の
動作状況を管理し、空いているフアイル制御装置
を通してフアイル装置に対してデータアクセスす
る様にしなければならず、処理が繁雑になるとい
う欠点がある。
テムにおいて、フアイル装置に対するデータアク
セスを効率良く行うためには、データ処理装置１
０１は２つのフアイル制御装置１０３と１１３の
動作状況を管理し、空いているフアイル制御装置
を通してフアイル装置に対してデータアクセスす
る様にしなければならず、処理が繁雑になるとい
う欠点がある。
(3) 発明の目的の説明
本発明は従来の上記事情に鑑みてなされたもの
であり、従つて本発明の目的は、データ処理装置
はデータアクセスを行うときにフアイル制御装置
を指定せずに、フアイル装置番号を共通バスに供
給するにとどめ、そのとき空いているフアイル制
御装置がフアイル装置番号を取込み、解析し、要
求のあつたデータアクセスが自分の制御下にある
フアイル装置に対するものであると判断した場合
にフアイル装置に対応する主記憶装置内の記憶エ
リアに自己のフアイル制御装置番号を登録し、プ
ログラムを順次読出して実行し、フアイル装置に
対するデータアクセスを行うことにより、上記欠
点を除去し、データ処理装置がフアイル制御装置
の動作状況を管理する必要がなく、データ処理装
置が発したデータアクセス要求がその時点で空い
ているフアイル制御装置により受付けられること
により、従来よりも性能が向上した新規なデータ
処理システムを提供することにある。
であり、従つて本発明の目的は、データ処理装置
はデータアクセスを行うときにフアイル制御装置
を指定せずに、フアイル装置番号を共通バスに供
給するにとどめ、そのとき空いているフアイル制
御装置がフアイル装置番号を取込み、解析し、要
求のあつたデータアクセスが自分の制御下にある
フアイル装置に対するものであると判断した場合
にフアイル装置に対応する主記憶装置内の記憶エ
リアに自己のフアイル制御装置番号を登録し、プ
ログラムを順次読出して実行し、フアイル装置に
対するデータアクセスを行うことにより、上記欠
点を除去し、データ処理装置がフアイル制御装置
の動作状況を管理する必要がなく、データ処理装
置が発したデータアクセス要求がその時点で空い
ているフアイル制御装置により受付けられること
により、従来よりも性能が向上した新規なデータ
処理システムを提供することにある。
(4) 発明の構成
上記目的を達成する為に、本発明のデータ処理
システムは、複数のフアイル装置の各々に対応し
て割当てられた記憶エリアにフアイル装置に対す
るデータアクセスを制御するプログラムとこのプ
ログラムを実行するフアイル制御装置の番号を記
憶する主記憶装置と、プログラムを前記主記憶装
置に記憶せしめデータアクセスの対象となるフア
イル装置の番号を共通バスに供給するデータ処理
装置と、前記共通バスに供給されたフアイル装置
の番号を取込みこのフアイル装置が自己の制御下
にあると判断したときにこのフアイル装置番号に
対応する前記主記憶装置内の記憶エリアを参照し
この記憶エリアにフアイル制御装置番号が登録さ
れていなければ自己のフアイル制御装置番号をこ
の記憶エリアに登録し先に取込んだフアイル装置
番号に対応するフアイル装置に対し前記主記憶装
置内に記憶されたプログラムに従つてデータアク
セスを行うフアイル制御装置とを具備して構成さ
れる。
システムは、複数のフアイル装置の各々に対応し
て割当てられた記憶エリアにフアイル装置に対す
るデータアクセスを制御するプログラムとこのプ
ログラムを実行するフアイル制御装置の番号を記
憶する主記憶装置と、プログラムを前記主記憶装
置に記憶せしめデータアクセスの対象となるフア
イル装置の番号を共通バスに供給するデータ処理
装置と、前記共通バスに供給されたフアイル装置
の番号を取込みこのフアイル装置が自己の制御下
にあると判断したときにこのフアイル装置番号に
対応する前記主記憶装置内の記憶エリアを参照し
この記憶エリアにフアイル制御装置番号が登録さ
れていなければ自己のフアイル制御装置番号をこ
の記憶エリアに登録し先に取込んだフアイル装置
番号に対応するフアイル装置に対し前記主記憶装
置内に記憶されたプログラムに従つてデータアク
セスを行うフアイル制御装置とを具備して構成さ
れる。
(5) 発明の実施例の説明
次に本発明をその好ましい一実施例について図
面を参照して詳細に説明する。
面を参照して詳細に説明する。
第３図は本発明に係るデータ処理システムの一
実施例を示すブロツク構成図である。
実施例を示すブロツク構成図である。
本発明の一実施例を示す第３図において、本発
明のデータ処理システムは、共通バス２１０に接
続されたデータ処理装置２００、主記憶装置２０
１、第１のフアイル制御装置２０２、第２のフア
イル制御装置２０３及び第１、第２のフアイル制
御装置によつて制御される４つのフアイル装置２
０４，２０５，２０６，２０７から構成される。
この実施例のデータ処理システムにおけるフアイ
ル装置２０４〜２０７に対するデータアクセスは
次の様に行われる。
明のデータ処理システムは、共通バス２１０に接
続されたデータ処理装置２００、主記憶装置２０
１、第１のフアイル制御装置２０２、第２のフア
イル制御装置２０３及び第１、第２のフアイル制
御装置によつて制御される４つのフアイル装置２
０４，２０５，２０６，２０７から構成される。
この実施例のデータ処理システムにおけるフアイ
ル装置２０４〜２０７に対するデータアクセスは
次の様に行われる。
データ処理装置２００は、共通バス２１０を通
して、各フアイル装置２０４〜２０７に対応した
主記憶装置２０１内の記憶エリアにデータアクセ
スを制御するプログラムを記憶せしめ、又、この
プログラムを実行するフアイル制御装置の番号を
記憶する記憶エリアをクリアする。主記憶装置２
０１内の記憶エリアは第４図に示すように各フア
イル装置に対応してフアイル制御装置番号とデー
タアクセス制御プログラムを記憶するエリアから
構成される。
して、各フアイル装置２０４〜２０７に対応した
主記憶装置２０１内の記憶エリアにデータアクセ
スを制御するプログラムを記憶せしめ、又、この
プログラムを実行するフアイル制御装置の番号を
記憶する記憶エリアをクリアする。主記憶装置２
０１内の記憶エリアは第４図に示すように各フア
イル装置に対応してフアイル制御装置番号とデー
タアクセス制御プログラムを記憶するエリアから
構成される。
今、第３図に示すフアイル装置２０４に対して
データアクセスを行うものとすると、データ処理
装置２００は、主記憶装置２０１内の第４図に示
すフアイル装置２０４用エリアにデータアクセス
制御プログラムを記憶せしめ、又フアイル制御装
置番号を記憶するエリアをクリアする。更に、デ
ータ処理装置２００は共通バス２１０にフアイル
装置２０４の番号を供給する。そしてこのとき、
２つのフアイル制御装置２０２，２０３のいずれ
かが、フアイル装置２０４以外のフアイル装置２
０５〜２０７のいずれともデータアクセス動作を
実行中でない状態であれば、そのデータアクセス
動作を実行中でないフアイル制御装置が以下の様
にしてフアイル装置２０４に対するデータアクセ
ス動作を行う。
データアクセスを行うものとすると、データ処理
装置２００は、主記憶装置２０１内の第４図に示
すフアイル装置２０４用エリアにデータアクセス
制御プログラムを記憶せしめ、又フアイル制御装
置番号を記憶するエリアをクリアする。更に、デ
ータ処理装置２００は共通バス２１０にフアイル
装置２０４の番号を供給する。そしてこのとき、
２つのフアイル制御装置２０２，２０３のいずれ
かが、フアイル装置２０４以外のフアイル装置２
０５〜２０７のいずれともデータアクセス動作を
実行中でない状態であれば、そのデータアクセス
動作を実行中でないフアイル制御装置が以下の様
にしてフアイル装置２０４に対するデータアクセ
ス動作を行う。
今、フアイル制御装置２０２がデータアクセス
動作を実行中でないとすると、フアイル制御装置
２０２は共通バス２１０に供給されたフアイル装
置番号を取込み、解析する。このフアイル装置番
号に対応したフアイル装置２０４がフアイル制御
装置２０２の制御下にあるフアイル装置であると
判断すると、フアイル制御装置２０２は、共通バ
ス２１０を通して主記憶装置２０１内の第４図に
示すフアイル装置２０４用エリアのフアイル制御
装置番号を記憶するエリアを参照する。このエリ
アがクリアされていれば、フアイル制御装置２０
２は、自己の番号をこのエリアに記憶せしめ、デ
ータアクセス制御用プログラムを順次読出し、こ
のプログラムに従つてフアイル装置２０４に対す
るデータアクセスを行う。
動作を実行中でないとすると、フアイル制御装置
２０２は共通バス２１０に供給されたフアイル装
置番号を取込み、解析する。このフアイル装置番
号に対応したフアイル装置２０４がフアイル制御
装置２０２の制御下にあるフアイル装置であると
判断すると、フアイル制御装置２０２は、共通バ
ス２１０を通して主記憶装置２０１内の第４図に
示すフアイル装置２０４用エリアのフアイル制御
装置番号を記憶するエリアを参照する。このエリ
アがクリアされていれば、フアイル制御装置２０
２は、自己の番号をこのエリアに記憶せしめ、デ
ータアクセス制御用プログラムを順次読出し、こ
のプログラムに従つてフアイル装置２０４に対す
るデータアクセスを行う。
上記の動作説明において、フアイル制御装置２
０２が主記憶装置２０１内のフアイル制御装置番
号を記憶するエリアを参照したとき、このエリア
がクリアされていないで既に他のフアイル制御装
置番号（本実施例ではフアイル制御装置２０３の
番号）が記憶されていれば、フアイル制御装置２
０２は他のフアイル制御装置（本実施例ではフア
イル制御装置２０３）が既にフアイル装置２０４
に対するデータアクセスを開始したと判断し、以
降のフアイル装置２０４に対する処理をやめる。
０２が主記憶装置２０１内のフアイル制御装置番
号を記憶するエリアを参照したとき、このエリア
がクリアされていないで既に他のフアイル制御装
置番号（本実施例ではフアイル制御装置２０３の
番号）が記憶されていれば、フアイル制御装置２
０２は他のフアイル制御装置（本実施例ではフア
イル制御装置２０３）が既にフアイル装置２０４
に対するデータアクセスを開始したと判断し、以
降のフアイル装置２０４に対する処理をやめる。
以上説明したようにしてフアイル装置２０４に
対するデータアクセスは行われるが、他のフアイ
ル装置２０５，２０６，２０７に対するデータア
クセスも同様にして行われる。又、データアクセ
スをフアイル制御装置２０３が行うときも上記の
説明と同様である。
対するデータアクセスは行われるが、他のフアイ
ル装置２０５，２０６，２０７に対するデータア
クセスも同様にして行われる。又、データアクセ
スをフアイル制御装置２０３が行うときも上記の
説明と同様である。
(6) 発明の効果の説明
本発明には、以上説明したように、データ処理
装置からデータアクセス要求が発せられたとき
に、その時点で空いているフアイル制御装置がデ
ータアクセスを行うことにより従来よりも性能が
上がるという効果がある。
装置からデータアクセス要求が発せられたとき
に、その時点で空いているフアイル制御装置がデ
ータアクセスを行うことにより従来よりも性能が
上がるという効果がある。
第１図は従来技術によるこの種のシステムの第
１の例を示す図である。 ００１……データ処理装置、００２……主記憶
装置、００３……フアイル制御装置、０１０……
共通バス、００４〜００７……フアイル装置。 第２図は従来技術によるこの種のシステムの第
２の例を示す図である。 １０１……データ処理装置、１０２……主記憶
装置、１０３，１１３……フアイル制御装置、１
１０……共通バス、１０４〜１０７……フアイル
装置。 第３図は本発明の一実施例を示すブロツク構成
図である。 ２００……データ処理装置、２０１……主記憶
装置、２０２……第１のフアイル制御装置、２０
３……第２のフアイル制御装置、２０４〜２０７
……フアイル装置、２１０……共通バス。 第４図は第３図に示した主記憶装置２０１内の
記憶エリアの構成を示したものである。
１の例を示す図である。 ００１……データ処理装置、００２……主記憶
装置、００３……フアイル制御装置、０１０……
共通バス、００４〜００７……フアイル装置。 第２図は従来技術によるこの種のシステムの第
２の例を示す図である。 １０１……データ処理装置、１０２……主記憶
装置、１０３，１１３……フアイル制御装置、１
１０……共通バス、１０４〜１０７……フアイル
装置。 第３図は本発明の一実施例を示すブロツク構成
図である。 ２００……データ処理装置、２０１……主記憶
装置、２０２……第１のフアイル制御装置、２０
３……第２のフアイル制御装置、２０４〜２０７
……フアイル装置、２１０……共通バス。 第４図は第３図に示した主記憶装置２０１内の
記憶エリアの構成を示したものである。
Claims (1)
- １ 少なくとも１つのデータ処理装置及び主記憶
装置と複数のフアイル制御装置が共通バスに接続
され、複数のフアイル装置を前記複数のフアイル
制御装置が共有する構成をとるデータ処理システ
ムにおいて、各々のフアイル装置に対応して割当
てられた記憶エリアにフアイル装置に対するデー
タアクセスを制御するプログラムと該プログラム
を実行するフアイル制御装置の番号を記憶する主
記憶装置と、前記プログラムを前記主記憶装置に
記憶せしめデータアクセスの対象となるフアイル
装置の番号を前記共通バスに供給するデータ処理
装置と、前記共通バスに供給されたフアイル装置
の番号を取込み該フアイル装置が自己の制御下に
あると判断したとき前記主記憶装置内の前記記憶
エリアを参照し該記憶エリアにフアイル制御装置
番号が登録されていなければ自己のフアイル制御
装置番号を該記憶エリアに登録し先に取込んだ前
記フアイル装置番号に対応するフアイル装置に対
して前記主記憶装置に記憶れたプログラムに従つ
てデータアクセスを行うフアイル制御装置とから
構成されることを特徴とするデータ処理システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12716783A JPS6019267A (ja) | 1983-07-12 | 1983-07-12 | デ−タ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12716783A JPS6019267A (ja) | 1983-07-12 | 1983-07-12 | デ−タ処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6019267A JPS6019267A (ja) | 1985-01-31 |
| JPH0118462B2 true JPH0118462B2 (ja) | 1989-04-05 |
Family
ID=14953309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12716783A Granted JPS6019267A (ja) | 1983-07-12 | 1983-07-12 | デ−タ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6019267A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007055035A (ja) * | 2005-08-23 | 2007-03-08 | Ricoh Co Ltd | 画像形成装置、そのエラー処理方法、及びプログラム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54129941A (en) * | 1978-03-31 | 1979-10-08 | Fujitsu Ltd | Cross-call control system |
| JPS58115520A (ja) * | 1981-12-29 | 1983-07-09 | Fujitsu Ltd | デ−タ処理装置におけるクロスコ−ル制御方式 |
-
1983
- 1983-07-12 JP JP12716783A patent/JPS6019267A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54129941A (en) * | 1978-03-31 | 1979-10-08 | Fujitsu Ltd | Cross-call control system |
| JPS58115520A (ja) * | 1981-12-29 | 1983-07-09 | Fujitsu Ltd | デ−タ処理装置におけるクロスコ−ル制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6019267A (ja) | 1985-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02235156A (ja) | 情報処理装置 | |
| JPH0219945A (ja) | 主記憶制御装置 | |
| JP3066753B2 (ja) | 記憶制御装置 | |
| JPH0118462B2 (ja) | ||
| JPH0668022A (ja) | ダイレクトメモリアクセス装置 | |
| JPH01137359A (ja) | プロセッサの制御方法 | |
| JPH10507548A (ja) | データ処理システムおよび方法およびこのようなシステムとの通信システム | |
| JP2581001B2 (ja) | 情報管理装置および情報管理方法 | |
| JPS6113265B2 (ja) | ||
| JPS6218932B2 (ja) | ||
| JPH0520253A (ja) | データ処理装置 | |
| JPS63168761A (ja) | 並列処理系構成方式 | |
| JPH06250792A (ja) | 低速デバイスのファイルアクセス制御装置 | |
| JPS626268B2 (ja) | ||
| JPH01142846A (ja) | 情報処理装置のキャッシュメモリ制御方式 | |
| KR960003650B1 (ko) | 컴퓨터 시스템의 성능향상을 위한 입출력 프로세서 | |
| JPS63153664A (ja) | 機能分散型マルチプロセッサ・システムにおけるプログラム引上げ方式 | |
| JPH07175714A (ja) | メモリアクセス調停装置及び方法 | |
| JPS6336021B2 (ja) | ||
| JPH0877072A (ja) | キャッシュメモリ装置 | |
| JPH01263974A (ja) | 磁気デイスク装置 | |
| JPH04107634A (ja) | メモリデータバイパス制御方式 | |
| JPH0630077B2 (ja) | デイスクキヤツシユ制御方式 | |
| JPH1011351A (ja) | コンピュータシステム | |
| JPH01284951A (ja) | 入出力制御装置 |