JPH01183735A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、命令コードを解読する解読回路の制御により
各種のデータ処理を実行する演算処理装置を単一半導体
基盤上に集積した半導体集積回路に関する。

〔従来の技術〕

マイクロコンピュータを利用した情報処理システムは急
速な発展と普及を遂げ、様々な分野で利用されつつある
。しかし、市場に供給される汎用ノマイクロコンピュー
タを利用した情報処理システムでは、次のようなセキュ
リティ問題が生じる。

セキュリティ問題例１ 一般市場に供給される汎用のマイクロコンピュータの命
令コード群は公開されるのが通常である。こうしたマイ
クロコンピュータを利用した情報処理システムのプログ
ラムメモリを第３者（システムの利用者）が解読し、シ
ステム全体を理解することは可能である。そして、第３
者がプログラムを改造するが、故意にデータやコマンド
を入力することにより、システムから生成されるデータ
を破壊あるいは変更することが可能である。

マタフログラムが解読可能なので情報処理システムから
生成されるデータに検査語（チエ、タデイジツト）が含
まれていても、その検査語の生成アルゴリズムを知り、
直後そのデータと検査語を変更することも可能である。

よって、生成されるデータが例えば課金情報などのよう
な場合、料金を受取るべき者の利益が損われることが考
えられる。

セキュリティ問題例２ 汎用のマイクロコンピュータを含め、情報処理システム
を構成する総ての部品を第３者が入手あるいは再生する
ことが可能な場合、その第３者は情報処理システムを複
製することが可能となる。

こめ複製が無断で行われると、原情報処理システムの権
利保有者が損われる場合がある。

このようなセキュリティ問題を解決するための手段の一
つに、第３者に公開されない命令コード群に設定したマ
イクロコンピュータを情報処理システムに利用する方法
がある。この方法を用いれば、上記の問題例は次の様に
解決される。

セキュリティ問題例１に対しては、 第３者は命令コードを知ることができないためにプログ
ラムを解読できない。よって、第３者は　　　　−プロ
グラムを改造したり、故意にデータやコマンドな入力す
ることによりシステムから生成されるデータを破壊ある
いは変更することができない。

また情報処理システムから生成されるデータに検査語（
チエツクデイジット）が含まれていれば、プログラムが
解読できないので直接そのデータを検査語が正しくなる
ように変更することも偶然を除いて不可能である。

セキュリティ問題例２に対しては、 第３者に公開されない命令コード群に設定されたマイク
ロコンピュータが要求者にしか供給されないようにすれ
ば、第３者がこれを入手することはなく、また再生する
ことも不可能なので、第３者が情報処理システムを複製
することは不可能となる。

従来このような第３者に公開されない命令コード群に設
定されたマイクロコンピュータは新規に設計、製造され
るか、汎用のマイクロコンピュータの命令デコーダ（解
読回路）などの一部のハードウェアを変更する方法で再
設計されていた。

〔発明が解決しようとする問題点〕

従来、第３者に公開されない命令コード群に設定された
マイクロコンピュータは新規に設計、製造されるが、汎
用のマイクロコンピュータの命令デコーダなどの一部の
ハードウェアを変更する方法で再設計されるなど、多大
な製作工数と費用を必要としていた。

〔発明の従来例に対する相違点〕

上述したように、第３者に公開されない命令コード群に
設定されたマイクロコンピュータは、従来、新規に設計
、製造されるか、汎用のマイクロコンピュータの命令デ
コーダなどの一部のハードウェアを変更する方法で再設
計されていたが、本発明のマイクロコンピュータでは、
任意に設定された命令コード群を本来マイクロコンピュ
ータが実行する命令コード群に変換するための、内蔵の
変換メモリの内容を書換えるだけで得られる。

つまり、変換される前の命令コード群は任意に設定可能
で、変換メモリで変換された後の命令コード群は本来マ
イクロコンピュータで実行される単一の命令コード群で
ある。

〔問題点を解決するための手段〕

本発明の情報処理装置は、解読回路から出力される解読
情報と第１の命令コード群からアドレス情報を生成する
アドレス制御手段と、アドレス情報に基づいて第２の命
令コードを生成し解読回路へ送出する命令コード変換記
憶手段とを有することにより、第１の命令コードを入力
し第２の命令コードを実行する。

〔実施例１〕 以下、図面を参照して本発明の第１の実施例を説明する
。第１図は本発明の一実施例に係わるマイクロフンピユ
ータ１００のブロック図で、演算処理装置１０１．コー
ド変換メモリ（以下、変換メモリと記す）１０２．アド
レス制御回路１ｏ３．内部アドレスバス１０４．アドレ
スバス端子１ｏ５．内部データバス１０６．データバス
端子１０７から構成されており、変換メモリ１０２はマ
スクＲＯＭにより実現されている。演算処理装置１０１
は、命令デコード結果１０８、以下不図示のタイミング
制御回路、算術演算回路、汎用レジスタ、プログラムカ
ウンタを含んでいる。演算処理装置１０１は変換メモリ
１０２から出力される命令コードに応じて必要なデータ
処理を実行するもので、まず命令デコード回路１０８で
命令コードのデコード（解読）処理を行なう。続いてタ
イミング制御回路でそのデコード結果に応じた不図示の
各種制御信号の出力タイミングを制御し、算術演算回路
。

汎用レジスタ、プログラムカウンタを必要に応じて制御
する。なお、命令デコード回路１０８は変換°メモリ１
０２を制御する為に必要な２バイト命令判別信号１０９
、およびページ指定信号１１０をアドレス制御回路１０
３に出力する。内部アドレスバス１０４は、アドレスバ
ス端子１０５と演算処理装置１０１を接続し、演算処理
装置１０１で処理されたアドレス情報をアドレスバス端
子１０５から外部へ送出する。内部データバス１０６は
データバス端子１０７と演算処理装置１０１とアドレス
制御回路１０３とを接続し、相互のデータ転送に使用さ
れる。変換メモリ１０２には本発明に基づく命令コード
変換テーブルが格納されており、データバス端子１０７
より内部データバス１０６上に入力した命令コードで読
み出しアドレスが指定される。また、変換メモリ１０２
の出力は命令デコード回路１０８に接続される。変換メ
モリ１０２はＬＳＩ内部に集積されているため電気的負
荷容量が小さく、信号の遅延が少ない。このため、低消
費電力で高速動作が可能で、命令コードの高速変換に非
常に適している。アドレス制御回路１０３は２バイト命
令判別信号１０９とページ指定信号１１０および内部デ
ータバス１０６上の命令コードから第２図に示す変換メ
モリ１０２の読み出しアドレス（ページ指定フィールド
３−１、命令コードフィールド３０２．２バイト命令指
定フィールド３−３から構成される）を生成する。

以下、マイクロコンピュータ１００に入力される命令コ
ードを第１の命令コード、変換メモリ１０２で変換され
た命令コードを第２の命令コードと呼ぶことにする。

本発明では、第１の命令コードを入力し、変換メモリ１
０２を使用してマイクロコンピュータ１００で実行可能
な第２の命令コードに変換して実行する。つまり、変換
された第２の命令コードカ本来マイクロコンピュータ１
００の命令コードであり、入力される第１の命令コード
は変換メモリ１０２を用いて第２の命令コードに翻訳さ
れてマイクロコンピュータｌＯＯで実行されるものであ
る。

以下に、第１図のブロック図と、第２図の変換メモリ１
０２のアドレスの構成図と、第３図の命令コード変換の
原理図とを参照して、命令コードの変換と動作の原理を
説明する。

アドレス制御回路１０３は２バイト命令判別信号１０９
とページ指定信号１１０および内部データバス上の第１
の命令コードから第２図に示す変換メモリ１０２の読み
出しアドレスを生成する。

次に、第１の命令コードと第２の命令コードの対応関係
について説明する。一般に命令コード長は、１バイト、
２バイト、３バイトなど、個々のマイクロコンピュータ
により様々に構成されるが、ここでは１バイトと２バイ
トの場合をとりあげる。

命令コード長が１バイトの場合を、第３図（ａ）の原理
図と第１のブロック図を参照して説明する。

ページ指定信号１１０．２バイト命令判別信号１０９は
共にインアクティブであり、単純に第１の命令コードを
アドレス情報として変換メモリ１０２からマイクロコン
ピュータ１００の持つ第２の命令コードを読み出す。

命令コードが２バイトの場合は第３図（ｂ）の原理図と
第１図のブロック図を参照して説明する。

第１の命令コードの１バイト目の読み出しでは、ページ
指定信号１１０．２バイト命令判別信号１０９共にイン
アクティブの状態であり、変換メモリ１０２の読み出し
が行なわれる。命令デコード回路１０８における命令デ
コード処理により、変換された命令コードが第１の命令
コードの２バイト命令の１バイト目と判断されると、ペ
ージ指定信号１１０がアクティブになる。アドレス制御
回路１０３により、ページ指定信号１１０と第１の命令
コードの２バイト目の命令コードから変換メモリ１０２
の読み出しアドレスが生成され、変換メモリ１０２から
第２の命令コードの１バイト目の読み出しが行なわれる
。そして命令デコード回路１０８における命令デコード
処理により、２度目に変換された第２の命令コードが２
バイト命令の第１バイト目であると判断されると、今度
は２バイト命令判別信号１０９がアクティブになり、ア
ドレス制御回路１０３で引続き２バイト目の読み出しア
ドレスが生成され、変換メモリ１０２から第２の命令コ
°−ドの２バイト目が読み出される。

本実施例ではマスクＲＯＭである変換メモリ１０２で第
１の命令コードをマイクロコンピュータ１０００本来の
命令コードである第２の命令コードに変換しており、マ
スクＲＯＭに第１の命令コードと第２の命令コードとの
対応関係を示す種々のデータを設定することにより、様
々な第１の命令コードを設定することが可能である。さ
らに変換メモリは、命令デコード回路１０８に接続され
ているのみであり、変換メモリ１０２の内容をデータバ
ス端子１０７等を通じて外部に読み出すことはできない
ので、変換メモリ１０２に書かれた第１の命令コードを
第２の命令コードの変換方式を第３者に知られることは
ない。

また本実施例では命令コードの変換の例として命令コー
ド長が１バイトと２バイトの場合について説明したが、
さらに多バイト命令の変換に関しては、ページ指定信号
の多ビット化、３バイト命令信号等の多バイト命令判別
信号の追加により第２図に示すアドレス構成のページ指
定信号と２バイト命令指定フイールドを多ビツト構成に
すれば同様の原理に基づいて命令コードの変換が可能で
ある。

〔実施例２〕 次に本発明の第２の実施例として第４図に示したマイク
ロコンピュータ２００を説明する。マイクロコンピュー
タ２００が第１の実施例のマイクロコンピュータ１００
と異なる点は変換メモリ２０１がＦＲＯＭ（プログラマ
ブルＲＯＭ）で実現されていることであり、これに伴い
変換メモリ２０１の書き込みアドレスを指定するための
内部アドレスバス２０２と、変換メモリ２０１の書キ込
みデータを入力するための内部データバス２０３と、変
換メモリ２０１にデータを書き込むときの電源供給端子
であるＶＰｐ端子２０４とが変換メモリ２０１に接続さ
れている。この為、変換メモリの内容は随時、情報処理
システムの製作者により書換えることができ、第１の命
令コードと第２の命令コードの変換方式を任意に設定で
きる。

また本実施例の変換メモ！Ｊ２０１は第１の実施例の変
換メモリ１０２と同様、命令デコード回路１０８に接続
されているのみであり、変換メモリ１０２の内容を外部
に読み出すことはできないので、変換メモリ２０１に書
かれた第１の命令コードと第２の命令コードの変換方式
を第３者に知られることはない。

〔発明の効果〕

本発明は以上説明したように任意に設定された第１の命
令コードを入力し、内部に集積した命令コード変換メモ
リにより、本来の実行可能な第２の命令コードに変換し
実行するものであり、命令コード変換メモリの内容は外
部に読み出せない。

従って、これにより以下の効果が得ら“れる。

（１）本発明によるマイクロコンピュータは命令コード
変換メモリの内容を書換えるのみで複数の第１の命令コ
ードを設定できる。よって従来のように個々の命令コー
ドを持つマイクロコンピュータを新規に設計、製造ある
いは命令デコーダ等のハードウェアを変更する場合に比
べ、格段に少工数、短期間、少費用で任意の命令コード
を入力するマイクロコンピュータを実現できる。

（２）　　本発明によるマイクロコンピュータの有スル
命令コード変換メモリの内容は外部に読み出せないので
、第３者は入力される第１の命令コードと実際に実行さ
れる第２の命令コードの対応を知ることはできず、第１
の命令コードで書かれたプログラムを解読してデータを
破壊したり変更したりできない。また同じ理由で、第３
者が同一の命令コードを持つマイクロコンピュータを再
生することも不可能であるので、原情報処理システムを
複製することもできない。よって、本発明はセキュリテ
ィマイクロコンピュータとしての十分な意義を有する。

（３）本発明によるマイクロコンピュータの有する命令
コード変換メモリは実施例で示したようにマスクＲＯＭ
やＰ’ＲＯＭで実現できるほか、１回のみ書き込めるワ
ンタイムＦＲＯＭ、さらには情報処理システムにおいて
マイクロコンピュータの外部からデータをロードして使
用するＲＡＭでも実現でき、半導体基盤上に実現できる
すべてのメモリ素子が使用できるなど、本発明の実用効
果は極めて高い。

【図面の簡単な説明】

第１図は第１の実施例のマイクロコンピュータ１００の
ブロック図、 第２図は第１の実施例の変換メモリ１０２のアドレスの
構成図、 第３図は第１の実施例の命令コード変換の原理　　　　
−図、 第４図は第２の実施例のマイクロコンピュータ２００の
ブロック図である。 １００．２００・・・・・・マイクロコンピュータ、１
０１・・・・・・演算処理装置、１０２，２０１・・・
・・・変換メモリ、１０３・・・・・・アドレス制御回
路、１０４，２０２・・・・・・内部アドレスバス、１
０５・・・・・・アドレス端子、１０６．２０３・・・
・・・内部データバス、１０７・・・・・・データバス
端子、１０８・・・・・・命令デコード端子、１０９・
・・・・・２バイト命令判別信号、１１０・・・・・・
ページ指定信号、２０４・・・・・・ＶＰｐ端子。 代理人　弁理士　　内　原　　　晋 第１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. 　命令コードを解読する解読回路の制御により各種のデ
   ータ処理を実行する演算処理装置を単一半導体基盤上に
   集積した半導体集積回路において、前記解読回路から出
   力される解読情報と第１の命令コードからアドレス情報
   を生成するアドレス制御手段と、前記アドレス情報に基
   づいて第２の命令コードを生成し前記解読回路へ送出す
   る命令コード変換記憶手段とを有することにより、前記
   第１の命令コードを入力し前記第２の命令コードを実行
   することを特徴とする情報処理装置。