JPS60167033A

JPS60167033A - マイクロコンピユ−タにおけるプログラムコ−ド復号化装置

Info

Publication number: JPS60167033A
Application number: JP59022451A
Authority: JP
Inventors: Fumiaki Tanaka; 田中　冨美明
Original assignee: Konami Corp
Current assignee: Konami Group Corp
Priority date: 1984-02-08
Filing date: 1984-02-08
Publication date: 1985-08-30
Also published as: JPH0310131B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、マイクロコンピュータのプログロムが他人に
模倣されることを防止するためプログロムの命令コード
を暗号化してメモリ装置に記憶させる場合に、その暗号
化されたコードを復号化する装置に関するものである。

一般にマイクロコンピュータは、第１図に示すように、
コンピュータ本体１とメモリ装置２とがアドレスバス６
、データバス４および制御ライン５で接続されて最小限
度のシステムを構成し、上記メモリ装置２にプログラム
やその他必要なデータが記憶され、アドレス信号によっ
て指定された命令が上記メモリ装置２がら順次読出され
てコンピュータ本体１に取込まれるようになっている。

上記コンピュータ本体１は、第２図に示すように、内部
バス６と、アドレスバスおよびデータバスに接続された
バッフ１７，８と、メモリ装置からの命令コードを取込
んで命令を実行するとともに命令を次々に取込む制御を
行うための命令レジスタ９、命令デコーダ１０および制
御回路１１と、演算レジスタおよび演算ユニット１２と
、プログラムカウンタ１６と、レジスタ群１４等で構成
されている。

ところで、マイクロコンピュータを用いた商品の設計者
や製造者等にとっては、メモリ装置に記憶された独創的
なプログラムの内容が他人によって無断で解析され、模
倣されるのを防止することが望まれる。

従来、このような模倣防止のだめの手段の一つとして、
シリコン単結晶上等にコンピュータ本体とメモリとを一
体化した半導体回路を形成し、その回路の仕組が解析困
難なように構成したものがあり、このようにすればある
程度の模倣抵抗力が得られる。しかし、シリコン単結晶
上に形成することのできる回路の量には限界があって、
比較的小容量のメモリしか組込むことができないので、
このような手段を適用することのできるコンピュータシ
ステムは比較的小規模なものに限られるという欠点があ
る。

また、模倣防止のだめの別の手段として、プログラムコ
ードを予め暗号化してメモリに格納し、これをコンピュ
ータ本体内で復号化するように、コンピュータ本体の命
令レジスタの入口に、暗号化されたコードを本来のコー
ドに戻すための復号器を設けたものがある。例えば、メ
モリに格納されるプログラムの各命令コードには全て一
定のキー数（換算値）を加算しておき、上記復号器にお
いて上記キー数を減算するようにしたものがあり、この
ほかにも比較的簡単な暗号、復号化手段として２進数ビ
ツトの０，１　反転や２進数ビット信号線の入れ換え等
の手段がある。このような手段による場合、復号器をコ
ンピュータ本体と分離困難に構成しておけば、命令コー
ドが既知であっても暗号化によっである程度の模倣抵抗
力をもたせることはできるが、固定的なキー数で換算す
る程度の単純な暗号、復号化では解析もそれほど困難に
ならず、模倣抵抗力には限界がある。

そこでさらに複雑な暗号、復号化手段として、変換値と
してのキー数を命令毎に変化させ、つまり第３図に示す
ように、コンピュータ本体１に復号器１５とキーレジス
タ１６とを設け、命令コードを取込む毎にキーレジスタ
１６の内容を例えば１ずつ加算し、これを復号器１５に
入力して命令コードを復号するという手段が考えられる
。このような復号化手段によれば、これに対応づけて予
め命令ごとに異なるキーで暗号化されたコードがメモリ
に記憶されることとなるため、解析の困難性が高められ
、従って模倣抵抗力が高められる。

しかし、復号化されたコードはメモリに格納された各命
令と一意的に対応づけられる必要があるため、プログラ
ム中に必ずしもアドレス順に命令を取込むことを内容と
しない条件もしくは無条件の飛越し命令が含まれる場合
に問題が生じる。すなわち、メモリ内の命令はすべてア
ドレスの正順に格納されたプログラムがいくつかの命令
グループＰ＋〜Ｐ６からなって、各グループＰ１〜Ｐ６
　内の命令はアドレス順に取込まれるが、各グループＰ
１〜Ｐ６の最後の命令は必ずしも次のアドレスの命令を
取込むことを内容としていない。例えば第４図（Ｂ）に
示すように、第１グループｐ、の最後の命令は第２グル
ープＰ２か第５グループＰ５のいずれかの先頭命令を次
に取込むことを内容とし、第２グループＰ２と第６グル
ープＰ６の各最後の命令はともに無条件に第６グループ
Ｐ６に接続されることを内容とし、第４グループＰ４お
よび第５グループＰ５の各最後の命令はそれぞれ第１グ
ループＰ１および第２グループＰ２に接続されるととを
内容とし、第６グループＰ６の最後の命令は次の命令取
込みを特定場所に記憶されたメモリ位置とすることを内
容とする。このような場合、命令取込み毎に復号化用の
キー数を変化させるというような復号化手段によるだけ
では、例えば上記第２グループＰ２の命令が第５グルー
プＰ５を経由する場合とそうでない場合とで異なったコ
ードに復号化されて、命令と復号化されたコードとが一
意的に対応づけられなくなる可能性がある。プログラム
を作成する段階でこのような事態を避けるように配慮す
るのでは、プログラムの作成に大きな制約となり、複雑
なプログラムを作成することは極めて困難となる。

本発明はこれらの事情に鑑み、プログラムを高度に暗号
化することができて模倣抵抗力を高め、しかもプログラ
ム作成上等において制約を受けることのないプログラム
復号化装置を提供するものである。

以下、本発明を第５図乃至第９図に基づいて説明する。

第５図は本発明装置を備えたマイクロコンピュータ本体
１の主要部を概略的に示す。この図において、２１は取
込まれた命令・を暗号化するための復号器であって、内
部バス６と命令レジスタ９との間に設けられている。ま
た、２２は上記復号器２１に復号化用のキー数（変換値
）を与えるキーレジスタである。図では８ビット並列デ
ータを扱う場合を例示し、内部バス６、復号器２１およ
びキーレジスタ２２はいずれも８回路で構成されて一ト
２１　ａで構成され、内部バス６からの２進数信号とキ
ーレジスタ２２の出力とが上記各排他的論理和ゲート２
１ａに入力され、この各ゲート２１ａにより、キーレジ
スタ２２の対応する出力が１のときのみ内部バス信号の
０と１とが反転して命令レジスタ９に入力されるように
している。

また、命命レジスタ９に後続する命令デコーダ１０およ
び制御回路１１には、後に具体的に示すような命令の判
別手段とレジスタ制御手段とが含まれている。そしてこ
れらの手段により、取込んだ命令が次に必ずアドレス順
に連続した命令の取込みを生起させる連続命令であると
きには命令コード取込み毎にキーレジスタ２２の内容を
変化させる制御信号をキーレジスタ２２に出力し、上記
連続命令以外の命令である条件付きまたは無条件の飛越
し命令であるときにはキーレジスタ２２の内容を特定値
に定める制御信号をキーレジスタ２２に出力するように
している。なお、コンピュータ本体１における他の回路
要素については既に第２図で示しているので、ここでは
図示および説明を省略する。そしてこのコンピュータ本
体１は第１図に示したように外部のメモリ装置２に接続
されている。このメモリ装置２には、後述する具体的な
復号化方式に対応させて、各命令コードを予め暗号化さ
れた形で格納しておくこととする。

第６図は本発明装置の具体例を示す。この図において、
復号器２１に後続する８ビツトの命令レジスタ９は、入
力を、後述する信号Ｍ１の立下がりエツジでのみ読込ん
で出力するようにしている。

また命令デコーダ１０においては、命令レジスタ９から
の各出力をインバータ１０ａによって反転した信号と反
転しない信号とに分け、命令の種数に対応する数のアン
トゲ−）１０ｂにより、取込んだ命令を区別して出力す
るようにしている。すなわち、この図では回路の図示を
簡単にするため各アントゲ−）１０ｔ）に対する入力を
丸印で表わしており、例えば第１段目のアンドゲート１
［］１）に対する回路については第７図と等価な回路を
示すものであり、各アンドゲート１０′ｂごとに異なる
組合わせで反転もしくは非反転の各信号を入力させるこ
とにより、２５６Ｃ２）通りの命令信号工０〜工２５５
が区別され、いずれかのアンドゲート１０ｂから出力さ
れるようにしている。この命令デコーダ１０から出力さ
れる信号が前記連続命令を内容とする場合はプログラム
カウンタが単に１ずつ加算されるが、飛越し命令を内容
とする場合はアドレスを指定する信号がプログラムカウ
ンタに送られるので、この２種類の命令は区別すること
ができる。そこでこの２種類の命令の判別手段としてオ
アゲート２６が設けられ、飛越し命令を内容とする命令
信号（図例では命令信号工５゜工６．Ｉ７．　工２４４
　）７５；オアゲート２３に入力されている。

またレジスタ制御手段２４は、その入力側に設けられた
インバータ２５および一対のアンドゲート２６，２７と
、所要数の排他的論理和ゲート２８とアンドゲート２９
とを組合わせてなる加算回路６０と、インバータ５１と
、所要数のアンドゲート６２からなる出力部３６とを備
えており、この出力部５６にキーレジスタ２２が接続さ
れている。そして入力側の各アントゲ−）２６．２７に
は、前記オアゲート２６の出力を反転した信号と反転し
ない信号とがそれぞれ入力されるとともに、これらの信
号を所定タイミングで出力するための後述する信号Ｍ２
が入力されている。上記加算回路６０は、オアゲート２
６の出力が０の場合にアンドゲート２６から出力される
信号により、キーレジスタ２２に保持されるキー数に＋
１の加算を行うようにしている。また上記出力部６６は
、オアゲート２６の出力が１の場合にアンドゲート２７
から出力されてインバータ６１で反転された信号により
、無条件にキーレジスタ２２の内容をすべて０とするよ
うにしている。

上記キーレジスタ２２は、信号Ｍ２の立下がりエツジで
のみ動作して、その内容を前記復号器２１に出力し、復
号器２１は、その各ゲート２１ａにおいてそれぞれキー
レジスタ２２の対応する出力が１のときのみ内部バス信
号を反転し、命令レジスタ９に送るようにしている。

このように構成された復号化装置の動作を、第８図に示
すタイムチャートによって次に説明する。

この例では、メモリ装置２のアドレスが６５５゜５５４
．５５５，４２０，４２１の所に命令工３．工４゜工５
．工「、工９の暗号化された各コードがそれぞれ格納さ
れているものとする。この場合、まずアドレスバスに出
力されるアドレス数が６５５とされることにより、メモ
リ装置から命令工６のコードが送られて、命令レジスタ
９に読込まれ、ついで命令デコーダ１０および制御回路
１１によりこの命令工６が実行される。以下同様にして
、命令Ｉ４．Ｉ５．Ｉ８．Ｉ９の読込み、実行が行われ
る。

なお、前記の第６図に示す信号Ｍ１．Ｍ２とは、この場
合の命令の読込み、実行に要する時間を定めるために与
えられたものである。つまり、命令の読込み、実行に要
する時間は命令ごとに異なるため、この時間が周期的信
号Ｍｌ、　Ｍ２・・・　で定められるようにしてあり、
例えば命令工３はＭ１〜Ｍ５の５サイクル、命令工４は
Ｍ１＋Ｍ２の２サイクル、命令工５はＭ１〜Ｍ４の４サ
イクルで遂行されるようにしている。

また、この図に示す例において連続命令である命令工６
．工４．工８が取込まれて実行されるときは、前記オア
ゲート２５の出力が０となることにより、前記レジスタ
制御手段２４のアンドゲート２６から加算回路２４に信
号６５が出力され、飛越し命令である命令■５が取込ま
れて実行されるときは、前記オアゲート２６の出力が１
となることにより、レジスタ制御手段２４のアンドゲー
ト２７から信号′５６が出力される。これらの信号６５
または６６は、それぞれの命令工３．Ｉ４．工８または
工５の実行期間中の所定時期に出力される。

従って、命令工６が取込まれる段階ですでにキーレジス
タ２２の内容であるキー数が０７となっているとすると
、命令Ｉ５．　工４が実行される段階では上記キー数が
０８，０９と順次加算され、命令工５が実行される段階
ではキー数が００とされ、命令工８が実行される段階で
は改めてキー数が０１と加算される。そして前記復号器
２１により、上記各命令１３．Ｉ４．Ｉ５１　Ｉ８の実
行段階で変更されたキー数に相当するキーレジスタ２２
からの出力に応じ、その次の命令工４．工５．工８．工
９のコードが変換、復号化されることとなる。

つまり、第４図に示したプログラム例を利用して説明す
ると、各命令グループＰ１〜Ｐ６内の最後の命令以外の
命令が順次取込まれると、その各命令が実行されるたび
に、その次の命令コードに対する変換値となるキー数が
１ずつ加算されることにより、各命令グループＰ１〜Ｐ
６内の先頭命令以外の命令が上記のように命令順に変化
するキー数に応じて復号化される。そして、これらの命
令は必ずアドレス順にコンピュータ本体１に取込まれる
ので、これらの命令のコードを予め上記の復号化に対応
させるように暗号化してメモリ装置２に記憶させておけ
ば、復号化されたコードが命令に対応することとなる。

一方、各命令グループＰ１〜Ｐ６　の最後の命令が取込
まれて実行されるときは、キー数が００とされるので、
この場合に次に取込まれるいずれかの命令グループＰ１
〜Ｐ６の先頭命令はコードが変換されない。従って予め
このコード全メモリ装置２に記憶させておくことにより
、どのような取込み順序を経てこの命令が取込まれよな
お、連続命令を取り込むごとにキー数を変える手段とし
ては、上記実施例のほかにも、例えば−１の減算を行っ
たり、＋１と＋２の加算を交互に行ったり、ポリノミナ
ルカラ／りを用いたり、取込んだ命令の首かれていたメ
モリアドレス数を加算する等の手段が考えられる。また
飛越し命令を取込んだときキー数を特定値とする手段も
上記実施例に限定されず、例λばキー数を常に５等の一
定値とし、ちるいは次に取込むべき命令の置かれている
メモリアドレス数にする等の手段も採用することができ
る。

また、第９図に示すように、命令グループＰ２＋とＰ２
２との間に命令グループＰ５が合流するようになってい
るプログラムにおける場合、命令グループＰ２１の最後
の命令は連続命令であっても、これを取込んだとき飛越
し命令と同様にキー数を特以上のように本発明は、暗号
化されたコードを復号化するための暗号器と、これに変
換値を与えるレジスタと、命令の判別手段およびこれか
らの信号を受けるレジスタ制御手段により、必ず次にア
ドレス順に連続した命令の取込みを生起させる連続命令
が取込まれたときは上記変換値を命令取込みごとに変化
させ、上記連続命令以外の命令である飛越し命令が取込
まれたときは上記変換値を命令取込み順序に関係しない
特定値としている。

このため、種々の変換値で命令コードの暗号、復号化が
行われることとなって解析の困難性が高められ、他人に
模倣されることを充分に防止することができ、しかも上
記飛越し命令があった場合でも命令と復号化されたコー
ドとが一意的に対応づけられ、プログラムの作成等に制
約を与えることがないなどのすぐれた効果をもたらすも
ので必る。

【図面の簡単な説明】

第１図はコンピュータシステムの概略図、第２図はコン
ピュータ本体のブロック図、第３図は従発明装置を概略
的に示すコンピュータ本体要部のブロック図、第６図は
この装置の具体例を示す１０ツク図、第７図は命令デコ
ーダの一部分の等節回路、第８図は本発明装置の動作を
示すタイムチャート、第９図はプログラムの別の例を示
す説明図である。１−コンピュータ本体、２・−メモリ装置、２１復号器
、２２−キーレジスタ、２６　・オアゲート（判別手段
）、２４　レジスタ制御手段。特許出願人　コナミ工業株式会社第　１　図第　３　図第　４　図（Ａ）　／β２手続補正書（自利昭和５９年３月　デ　日１、事件の表示昭和５９年特許願第２２４５１号２、発明の名称マイクロコンピユータにおけるプログラムコード復号化
装置３、補正をする者事件との関係　特許出願人名称　コナミ■業株式会社４、代理人住所　大阪市西区西木町１丁目１０番３号新松岡ビル５、補正命令の日付自発補正６、補正の対象明Ｉｌｌ書の発明の詳細な説ＩＩの欄７、補正の内容（１）　明細書第１０頁第１３行目に「１２４４」とあ
るをｆ１２４５Ｊと訂正Ｊる。（２）　明細四箇１１頁第４行［」に［反転【）ない借
り−１とあるを「反転しイ【い信号」と訂正する。

Claims

【特許請求の範囲】

１、　プログラムを構成する各種命令の暗号化したコー
ドを記憶するメモリ装置から、各命令の上記コードをコ
ンピュータ本体内に取込み、コンピュータ本体内で上記
コードを復号化する装置であって、コンピュータ本体内
に、暗号化されたコードを復号化するための復号器と、
この復号器に復号化用の変換値を与えるレジスタと、取
込んだ命令が次に必ずアドレス順に連続した命令の取込
みを生起させる内容をもった連続命令であるか、それ以
外の命令である飛越し命令であるかを判別する判別手段
と、この判別手段からの信号に応じ、上１己連続命令の
コードが取込まれたときは上記レジスタの内容を命令コ
ード取込み毎に変化させ、上記飛越し命令のコードが取
込まれたときは上記レジスタの内容を命令コード取込み
順序に関係しない特定値に設定するレジスタ制御手段と
を設けたことを特徴とするマイクロコンピュータにおけ
るグログ２ムコード復号化装置。