JP2684664B2 - 情報処理装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、命令コードを解読する解読回路の制御によ
り各種のデータ処理を実行する演算処理装置を単一半導
体基盤上に集積した半導体集積回路に関する。

〔従来の技術〕

マイクロコンピュータを利用した情報処理システムは
急速な発展と普及を遂げ、様々な分野で利用されつつあ
る。しかし、市場に供給される汎用のマイクロコンピュ
ータを利用した情報処理システムでは、次のようなセキ
ュリティ問題が生じる。

セキュリティ問題例１ 一般市場に供給される汎用のマイクロコンピュータの
命令コード群は公開されるのが通常である。こうしたマ
イクロコンピュータを利用した情報処理システムのプロ
グラムメモリを第３者（システムの利用者）が解読し、
システム全体を理解することは可能である。そして、第
３者がプログラムを改造するが、故意にデータやコマン
ドを入力することにより、システムから生成されるデー
タを破壊あるいは変更することが可能である。またプロ
グラムが解読可能なので情報処理システムから生成され
るデータに検査語（チェックディジット）が含まれてい
ても、その検査語の生成アルゴリズムを知り、直後その
データと検査語を変更することも可能である。よって、
生成されるデータが例えば課金情報などのような場合、
料金を受取るべき者の利益が損われることが考えられ
る。

セキュリティ問題例２ 汎用のマイクロコンピュータを含め、情報処理システ
ムを構成する総ての部品を第３者が入手あるいは再生す
ることが可能な場合、その第３者は情報処理システムを
複製することが可能となる。この複製が無断で行われる
と、原情報処理システムの権利保有者が損われる場合が
ある。

このようなセキュリティ問題を解決するための手段の
一つの、第３者に公開されない命令コード群に設定した
マイクロコンピュータを情報処理システムに利用する方
法がある。この方法を用いれば、上記の問題例は次の様
に解決される。

セキュリティ問題例１に対しては、 第３者は命令コードを知ることができないためにプロ
グラムを解読できない。よって第３者はプログラムを改
造したり、故意にデータやコマンドを入力することによ
りシステムから生成されるデータを破壊あるいは変更す
ることができない。また情報処理システムから生成され
るデータに検査語（チェックディジット）が含まれてい
れば、プログラムが解読できないので直接そのデータを
検査語が正しくなるように変更することも偶然を除いて
不可能である。

セキュリティ問題例２に対しては、 第３者に公開されない命令コード群に設定されたマイ
クロコンピュータが要求者にしか供給されないようにす
れば、第３者がこれを入手することはなく、また再生す
ることも不可能なので、第３者が情報処理システムを複
製することは不可能となる。

従来このような第３者に公開されない命令コード群に
設定されたマイクロコンピュータは新規に設計，製造さ
れるか、汎用のマイクロコンピュータの命令デコーダ
（解読回路）などの一部のハードウェアを変更する方法
で再設計されていた。

〔発明が解決しようとする問題点〕

従来、第３者に公開されない命令コード群に設定され
たマイクロコンピュータは新規に設計，製造されるが、
汎用のマイクロコンピュータの命令デコーダなどの一部
のハードウェアを変更する方法で再設計されるなど、多
大な製作工数と費用を必要としていた。

〔発明の従来例に対する相違点〕

上述したように、第３者に公開されない命令コード群
に設定されたマイクロコンピュータは、従来、新規に設
計，製造されるか、汎用のマイクロコンピュータの命令
デコーダなどの一部のハードウェアを変更する方法で再
設計されていたが、本発明のマイクロコンピュータで
は、任意に設定された命令コード群を本来マイクロコン
ピュータが実行する命令コード群に変換するための、内
蔵の変換メモリの内容を書換えるだけで得られる。つま
り、変換される前の命令コード群は任意に設定可能で、
変換メモリで変換された後の命令コード群は本来マイク
ロコンピュータで実行される単一の命令コード群であ
る。

〔問題点を解決するための手段〕

本発明の情報処理装置は、解読回路から出力される解
読情報と第１の命令コード群からアドレス情報を生成す
るアドレス制御手段と、アドレス情報に基づいて第２の
命令コードを生成し解読回路へ送出する命令コード変換
記憶手段とを有することにより、第１の命令コードを入
力し第２の命令コードを実行する。

〔実施例１〕 以下、図面を参照して本発明の第１の実施例を説明す
る。第１図は本発明の一実施例に係わるマイクロコンピ
ュータ100のブロック図で、演算処理装置101,コード変
換メモリ（以下、変換メモリと記す）102,アドレス制御
回路103,内部アドレスバス10,アドレスバス端子105,内
部データバス106,データバス端子107から構成されてお
り、変換メモリ102はマスクROMにより実現されている。
演算処理装置101は、命令デコード回路108、以下不図示
のタイミング制御回路，算術演算回路，汎用レジスタ，
プログラムカウンタを含んでいる。演算処理装置101は
変換メモリ102から出力される命令コードに応じて必要
なデータ処理を実行するもので、まず命令デコード回路
108で命令コードのデコード（解読）処理を行なう。続
いてタイミング制御回路でそのデコード結果に応じた不
図示の各種制御信号の出力タイミングを制御し、算術演
算回路，汎用レジスタ，プログラムカウンタを必要に応
じて制御する。なお、命令デコード回路108は変換メモ
リ102を制御する為に必要な２バイト命令判別信号109,
およびページ指定信号110をアドレス制御回路103に出力
する。内部アドレスバス104は、アドレスバス端子105と
演算処理装置101を接続し、演算処理装置101で処理され
たアドレス情報をアドレスバス端子105から外部へ送出
する。内部データバス106はデータバス端子107と演算処
理装置101とアドレス制御回路103とを接続し、相互のデ
ータ転送に使用される。変換メモリ102には本発明に基
づく命令コード変換テーブルが格納されており、データ
バス端子107より内部データバス106以上に入力した命令
コードで読み出しアドレスが指定される。また、変換メ
モリ102の出力は命令デコード回路108に接続される。変
換メモリ102はLSI内部に集積されているため電気的負荷
容量が小さく、信号の遅延が少ない。このため、低消費
電力で高速動作が可能で、命令コードの高速変換に非常
に適している。アドレス制御回路103は２バイト命令判
別信号109とページ指定信号110および内部データバス10
6上に命令コードから第２図に示す変換メモリ102の読み
出しアドレス（ページ指定フィールド３−1,命令コード
フィールド302,2バイト命令指定フィールド３−３から
構成される）を生成する。

以下、マイクロコンピュータ100に入力される命令コ
ードを第１の命令コード，変換メモリ102で変換された
命令コードを第２の命令コードと呼ぶことにする。

本発明では、第１の命令コードを入力し、変換メモリ
102を使用してマイクロコンピュータ100で実行可能な第
２の命令コードに変換して実行する。つまり、変換され
た第２の命令コードが本来マイクロコンピュータ100の
命令コードであり、入力される第１の命令コードは変換
メモリ102を用いて第２の命令コードに翻訳されてマイ
クロコンピュータ100で実行されるものである。

以下に、第１図のブロック図と、第２図の変換メモリ
102のアドレスの構成図と、第３図の命令コード変換の
原理図とを参照して、命令コードの変換と動作の原理を
説明する。

アドレス制御回路103は２バイト命令判別信号109とペ
ージ指定信号110および内部データバス上の第１の命令
コードから第２図に示す変換メモリ102の読み出しアド
レスを生成する。

次に、第１の命令コードと第２の命令コードの対応関
係について説明する。一般に命令コード長は、１バイ
ト,2バイト,3バイトなど、個々のマイクロコンピュータ
により様々に構成されるが、ここでは１バイトと２バイ
トの場合をとりあげる。命令コード長が１バイトの場合
を、第３図（ａ）の原理図と第１のブロック図を参照し
て説明する。ページ指定信号110,2バイト命令判別信号1
09は共にインアクティブであり、単純に第１の命令コー
ドをアドレス情報として変換メモリ102からマイクロコ
ンピュータ100の持つ第２の命令コードを読み出す。

命令コードが２バイトの場合は第３図（ｂ）の原理図
と第１図のブロック図を参照して説明する。第１図の命
令コードの１バイト目の読み出しでは、ページ指定信号
110,2バイト命令判別信号109共にインアクティブの状態
であり、変換メモリ102の読み出しが行なわれる。命令
デコード回路108における命令デコード処理により、変
換された命令コードが第１の命令コードの２バイト命令
の１バイト目と判断されると、ページ指定信号110がア
クティブになる。アドレス制御回路103により、ページ
指定信号110と第１の命令コードの２バイト目の命令コ
ードから変換メモリ102の読み出しアドレスが生成さ
れ、変換メモリ102から第２の命令コードの１バイト目
の読み出しが行なわれる。そして命令デコード回路108
における命令デコード処理により、２度目に変換された
第２の命令コードが２バイト命令の第１バイト目である
と判断されると、今度は２バイト命令判別信号109がア
クティブになり、アドレス制御回路103で引続き２バイ
ト目の読み出しアドレスが生成され、変換メモリ102か
ら第２の命令コードの２バイト目が読み出される。

本実施例ではマスクROMである変換メモリ102で第１の
命令コードをマイクロコンピュータ100の本来の命令コ
ードである第２の命令コードに変換しており、マスクRO
Mに第１の命令コードと第２の命令コードとの対応関係
を示す種々のデータを設定することにより、様々な第１
の命令コードを設定することが可能である。さらに変換
メモリは、命令デコード回路108に接続されているのみ
であり、変換メモリ102の内容をデータバス端子107等を
通じて外部に読み出すことはできないので、変換メモリ
102に書かれた第１の命令コードを第２の命令コードの
変換方式を第３者に知られることはない。

また本実施例では命令コードの変換の例として命令コ
ード長が１バイトと２バイトの場合について説明した
が、さらに多バイト命令の変換に関しては、ページ指定
信号の多ビット化、３バイト命令信号等の多バイト命令
判別信号の追加により第２図に示すアドレス構成のペー
ジ指定信号と２バイト命令指定フィールドを多ビット構
成にすれば同様の原理に基づいて命令コードの変換が可
能である。

〔実施例２〕 次に本発明の第２の実施例として第４図に示したマイ
クロコンピュータ200を説明する。マイクロコンピュー
タ200が第１の実施例のマイクロコンピュータ100と異な
る点は変換メモリ201がPROM（プログラマブルROM）で実
現されていることであり、これに伴い変換メモリ201の
書き込みアドレスを指定するための内部アドレスバス20
2と、変換メモリ201の書き込みデータを入力するための
内部データバス203と、変換メモリ201にデータを書き込
むときの電源供給端子であるVpp端子204とが変換メモリ
201に接続されている。この為、変換メモリの内容は随
時、情報処理システムの製作者により書換えることがで
き、第１の命令コードと第２の命令コードの変換方式を
任意に設定できる。

また本実施例の変換メモリ201は第１の実施例の変換
メモリ102と同様、命令デコード回路108に接続されてい
るのみであり、変換メモリ102の内容を外部に読み出す
ことはできないので、変換メモリ201に書かれた第１の
命令コードと第２の命令コードの変換方式を第３者に知
られることはない。

〔発明の効果〕

本発明は以上説明したように任意に設定された第１の
命令コードを入力し、内部に集積した命令コード変換メ
モリにより、本来の実行可能な第２の命令コードに変換
し実行するものであり、命令コード変換メモリの内容は
外部に読み出せない。従って、これにより以下の効果が
得られる。

（１） 本発明によるマイクロコンピュータは命令コー
ド変換メモリの内容を書換えるのみで複数の第１の命令
コードを設定できる。よって従来のように個々の命令コ
ードを持つマイクロコンピュータを新規に設計，製造あ
るいは命令デコーダ等のハードウェアを変更する場合に
比べ、格段に少工数，短期間，少費用で任意の命令コー
ドを入力するマイクロコンピュータを実現できる。

（２） 本発明によるマイクロコンピュータの有する命
令コード変換メモリの内容は外部に読み出せないので、
第３者は入力される第１の命令コードと実際に実行され
る第２の命令コードの対応を知ることはできず、第１の
命令コードで書かれたプログラムを解読してデータを破
壊したり変更したりできない。また同じ理由で、第３者
が同一の命令コードを持つマイクロコンピュータを再生
することも不可能であるので、原情報処理システムを複
製することもできない。よって、本発明はセキュリティ
マイクロコンピュータとしての十分な意義を有する。

（３） 本発明によるマイクロコンピュータの有する命
令コード変換メモリは実施例で示したようにマスクROM
やPROMで実現できるほか、１回のみ書き込めるワンタイ
ムPROM、さらには情報処理システムにおいてマイクロコ
ンピュータの外部からデータをロードして使用するRAM
も実現でき、半導体基盤上に実現できるすべてのメモリ
素子が使用できるなど、本発明の実用効果は極めて高
い。

【図面の簡単な説明】

第１図は第１の実施例のマイクロコンピュータ100のブ
ロック図、 第２図は第１の実施例の変換メモリ102のアドレスの構
成図、 第３図は第１の実施例の命令コード変換の原理図、 第４図は第２の実施例のマイクロコンピュータ200のブ
ロック図である。 100,200……マイクロコンピュータ、101……演算処理装
置、102,201……変換メモリ、103……アドレス制御回
路、104,202……内部アドレスバス、105……アドレス端
子、106,203……内部データバス、107……データバス端
子、108……命令デコード端子、109……２バイト命令判
別信号、110……ページ指定信号、204……Vpp端子。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】２バイトから成る第１の命令コードを命令
   コード変換メモリを用いて２バイトから成る第２の命令
   コードを生成する情報処理装置であって、前記変換メモ
   リによって変換された命令コードを解読する解読回路を
   有し、前記第１の命令の１バイト目の情報で前記変換メ
   モリをアクセスして得た情報を前記解読回路で解読する
   ことにより得た第１の制御情報と前記第１の命令の２バ
   イト目の情報とを用いて前記変換メモリをアクセスして
   前記第２の命令コードの１バイト目を得、更に当該第２
   の命令コードの１バイト目の情報を前記解読回路で解読
   して得た第２の制御情報と前記第１の命令コードの２バ
   イト目の情報とを用いて前記変換メモリをアクセスして
   前記第２の命令コードの２バイト目を得ることを特徴と
   する情報処理装置。