JPH01174071A - 画像信号の同期パルス分離回路 - Google Patents
画像信号の同期パルス分離回路Info
- Publication number
- JPH01174071A JPH01174071A JP32995587A JP32995587A JPH01174071A JP H01174071 A JPH01174071 A JP H01174071A JP 32995587 A JP32995587 A JP 32995587A JP 32995587 A JP32995587 A JP 32995587A JP H01174071 A JPH01174071 A JP H01174071A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- synchronizing
- image signal
- voltage comparator
- picture signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000926 separation method Methods 0.000 title claims description 16
- 238000005070 sampling Methods 0.000 claims abstract description 13
- 230000001360 synchronised effect Effects 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 abstract description 6
- 230000003252 repetitive effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画像信号のクランパ回路における同期パルス分
離回路に係シ、特に保護回路を有する画像信号の同期パ
ルス分離回路に関するものである。
離回路に係シ、特に保護回路を有する画像信号の同期パ
ルス分離回路に関するものである。
従来の画像信号の同期パルス分離回路の一例を第２図に
示し説明する。
示し説明する。
図において、２１は画像信号が入力される画像信号入力
端子である。２２は蓄電器、２３は整流器で、これらは
ダイオードクランパを構成している。２４は電圧比較器
、２５は基準電圧入力端子、２６は同期パルスが出力さ
れる出力端子である。
端子である。２２は蓄電器、２３は整流器で、これらは
ダイオードクランパを構成している。２４は電圧比較器
、２５は基準電圧入力端子、２６は同期パルスが出力さ
れる出力端子である。
そして、従来の画像信号の同期パルス分離回路はこの第
２図に示すように、画像信号入力端子２１に入力された
画像信号は蓄電器２２と整流器２３から構成されるダイ
オードクランパで画像信号の同期パルス先端が一定の直
流電位に固定され、その同期パルスの中心の直流電位が
基準電圧入力端子２５に与えられた電圧比較器２４に入
力され、同期パルスが出力端子２６よシ出力される。。
２図に示すように、画像信号入力端子２１に入力された
画像信号は蓄電器２２と整流器２３から構成されるダイ
オードクランパで画像信号の同期パルス先端が一定の直
流電位に固定され、その同期パルスの中心の直流電位が
基準電圧入力端子２５に与えられた電圧比較器２４に入
力され、同期パルスが出力端子２６よシ出力される。。
上述した従来の画像信号の同期パルス分離回路は、保護
回路がないので、白色体音やパルス性の雑音が重畳した
画像信号が入力されると、雑音によシ画像信号の同期パ
ルス分離回路が誤動作し、その画像信号の同期パルス分
離回路の出力に同期パルス以外の雑音が出力されるとい
う問題点があった。
回路がないので、白色体音やパルス性の雑音が重畳した
画像信号が入力されると、雑音によシ画像信号の同期パ
ルス分離回路が誤動作し、その画像信号の同期パルス分
離回路の出力に同期パルス以外の雑音が出力されるとい
う問題点があった。
本発明の画像信号の同期パルス分離回路は、ダイオード
クランパと電圧比較器で構成される画像信号の同期パル
ス分離回路において、上記電圧比較器の出力を画像信号
の同期パルス幅より短かい時間内に複数回サンプリング
を行なえるような周期でサンプリングを行う手段と、こ
の手段によって複数回連続して同期パルスと同一のレベ
ルが検出される際パルスを出力する手段とを備えてなる
ものである。
クランパと電圧比較器で構成される画像信号の同期パル
ス分離回路において、上記電圧比較器の出力を画像信号
の同期パルス幅より短かい時間内に複数回サンプリング
を行なえるような周期でサンプリングを行う手段と、こ
の手段によって複数回連続して同期パルスと同一のレベ
ルが検出される際パルスを出力する手段とを備えてなる
ものである。
本発明においては、ダイオードクランパと電圧比較器で
分離した同期パルスを複数回サンプリングして、それら
がすべて低レベルである場合のみ同期パルスとして出力
する。
分離した同期パルスを複数回サンプリングして、それら
がすべて低レベルである場合のみ同期パルスとして出力
する。
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明による画像信号の同期パルス分離回路の
一実施例を示す回路図である。
一実施例を示す回路図である。
図において、１は画像信号が入力される画像信号入力端
子である。２は蓄電器、３は整流器で、これらはダイオ
ードクランパを構成している。そして、このダイオード
クランパの出力は電圧比較器４の一方の入力に接続され
、その電圧比較器４の他方の入力は基準電圧入力端子５
に接続されダイオードクランパでクランプされた画像信
号の同期信号の中央の直流電位が与えられるように構成
されている。
子である。２は蓄電器、３は整流器で、これらはダイオ
ードクランパを構成している。そして、このダイオード
クランパの出力は電圧比較器４の一方の入力に接続され
、その電圧比較器４の他方の入力は基準電圧入力端子５
に接続されダイオードクランパでクランプされた画像信
号の同期信号の中央の直流電位が与えられるように構成
されている。
６．７，８．９はＤ型７リツグ７０ツブ、１０はサンプ
リングする周波数を有するクロックパルス入力端子（サ
ンプリングパルス入力端子）で、これらは電圧比較器４
の出力を画像信号の同期パルス幅より短かい時間内に複
数回サンプリングを行なえるような周期でサンプリング
を行う手段を構成している０そして、このＤ型フリップ
フロップ６〜９はここでは４段のシフトレジスタを構成
している０１１は４つのＤＷ７！Ｊツブ７０ツブ６〜９
の各出力を入力とするオアゲートで、とのオアゲート１
１は上記サンプリングを行う手段で複数回連続して同期
パルスと同一のレベルが検出された際パルスを出力する
手段を構成している。１２はパルスが出力される出力端
子である。
リングする周波数を有するクロックパルス入力端子（サ
ンプリングパルス入力端子）で、これらは電圧比較器４
の出力を画像信号の同期パルス幅より短かい時間内に複
数回サンプリングを行なえるような周期でサンプリング
を行う手段を構成している０そして、このＤ型フリップ
フロップ６〜９はここでは４段のシフトレジスタを構成
している０１１は４つのＤＷ７！Ｊツブ７０ツブ６〜９
の各出力を入力とするオアゲートで、とのオアゲート１
１は上記サンプリングを行う手段で複数回連続して同期
パルスと同一のレベルが検出された際パルスを出力する
手段を構成している。１２はパルスが出力される出力端
子である。
つぎにこの第１図に示す実施例の動作を説明する。
まず、画像信号入力端子１に入力された画像信号は蓄電
器２と整流器３よシ構成されるダイオードクランパで同
期信号の先端が一定の直流電位に固定される。そして、
電圧比較器４により画像信号の同期信号が分離される。
器２と整流器３よシ構成されるダイオードクランパで同
期信号の先端が一定の直流電位に固定される。そして、
電圧比較器４により画像信号の同期信号が分離される。
つぎに、この電圧比較器４によって分離された同期信号
はＤ型フリップフロップに入力され、サンプリングパル
ス入力端子１０から入力されるパルスの繰シ返し周波数
でサンプリングされＤ型７リツプフロツプ６〜９によっ
て構成される４段のシフトレジスタに記憶される。そし
て、この４段のシフトレジスタの記憶内容がすべて低レ
ベルのときオアゲート１１の出力は低レベルとなり パ
ルスが出力される。
はＤ型フリップフロップに入力され、サンプリングパル
ス入力端子１０から入力されるパルスの繰シ返し周波数
でサンプリングされＤ型７リツプフロツプ６〜９によっ
て構成される４段のシフトレジスタに記憶される。そし
て、この４段のシフトレジスタの記憶内容がすべて低レ
ベルのときオアゲート１１の出力は低レベルとなり パ
ルスが出力される。
以上説明したように本発明は、ダイオードクランパと電
圧比較器で分離した同期パルスを複数回サンプリングし
て、それらがすべて低レベルである場合のみ同期パルス
として出力することにより、同期パルス以外の部分で白
色雑音やパルス性雑音が原因で画像信号同期分離回路か
らパルスが出力されるのを防止することができる効果が
ある。
圧比較器で分離した同期パルスを複数回サンプリングし
て、それらがすべて低レベルである場合のみ同期パルス
として出力することにより、同期パルス以外の部分で白
色雑音やパルス性雑音が原因で画像信号同期分離回路か
らパルスが出力されるのを防止することができる効果が
ある。
第１図は本発明による画像信号の同期ノくルス分離回路
の一実施例を示す回路図、第２図は従来の画像信号の同
期パルス分離回路の一例を示す回路図である。 １＠・・・画像信号入力端子、２・・・・蓄電器、３・
・・・整流器、４・・Φ・電圧比較器、５・・・・基準
電圧入力端子、６〜９・・拳・Ｄ型クリップフロップ、
１０・・・Ｏサンプリングパルス入力端子、１１・・・
・オアゲート、１２・・・・出力端子。
の一実施例を示す回路図、第２図は従来の画像信号の同
期パルス分離回路の一例を示す回路図である。 １＠・・・画像信号入力端子、２・・・・蓄電器、３・
・・・整流器、４・・Φ・電圧比較器、５・・・・基準
電圧入力端子、６〜９・・拳・Ｄ型クリップフロップ、
１０・・・Ｏサンプリングパルス入力端子、１１・・・
・オアゲート、１２・・・・出力端子。
Claims (1)
- ダイオードクランパと電圧比較器で構成される画像信号
の同期パルス分離回路において、前記電圧比較器の出力
を画像信号の同期パルス幅より短かい時間内に複数回サ
ンプリングを行なえるような周期でサンプリングを行う
手段と、この手段によつて複数回連続して同期パルスと
同一のレベルが検出された際パルスを出力する手段とを
備えてなることを特徴とする画像信号の同期パルス分離
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32995587A JPH01174071A (ja) | 1987-12-28 | 1987-12-28 | 画像信号の同期パルス分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32995587A JPH01174071A (ja) | 1987-12-28 | 1987-12-28 | 画像信号の同期パルス分離回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01174071A true JPH01174071A (ja) | 1989-07-10 |
Family
ID=18227135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32995587A Pending JPH01174071A (ja) | 1987-12-28 | 1987-12-28 | 画像信号の同期パルス分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01174071A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436667A (en) * | 1992-09-17 | 1995-07-25 | Thomson Consumer Electronics, Inc. | Multi-input television receiver with combined clamping and synchronizing signal separation circuit |
-
1987
- 1987-12-28 JP JP32995587A patent/JPH01174071A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436667A (en) * | 1992-09-17 | 1995-07-25 | Thomson Consumer Electronics, Inc. | Multi-input television receiver with combined clamping and synchronizing signal separation circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5923647A (ja) | 直列デ−タ信号の変換方法および変換回路 | |
| JPH03127526A (ja) | 同期化装置 | |
| JPH01174071A (ja) | 画像信号の同期パルス分離回路 | |
| KR100235563B1 (ko) | 극성 검출기(A Polarity Detector) | |
| EP0242908A1 (en) | Television signal memory write circuit | |
| SU1416992A1 (ru) | Устройство дл сопр жени ЦВМ с магнитофоном | |
| JP3099312B2 (ja) | 位相検出回路 | |
| JPH02138877A (ja) | 波形記憶装置 | |
| SU1401586A1 (ru) | Устройство дл контрол импульсных последовательностей | |
| SU1679667A1 (ru) | Устройство для мажоритарного выбора асинхронных сигналов | |
| JPS6042957A (ja) | フレ−ム同期信号の検出回路 | |
| SU1640695A1 (ru) | Анализатор логических сигналов | |
| KR100418572B1 (ko) | 비동기 카운터 회로 | |
| JPS62200877A (ja) | 垂直同期分離回路 | |
| JP2888264B2 (ja) | ピークサンプル出力回路 | |
| JP3544596B2 (ja) | シンクロ／デジタル変換器におけるビット飛び検出方法 | |
| JPS63141415A (ja) | 並直列変換回路 | |
| JPH0799805B2 (ja) | リセット機能付きラッチ回路 | |
| JPS6235789A (ja) | デ−タ分離回路 | |
| JPS58225754A (ja) | フレ−ム同期検出装置 | |
| JPH0211065A (ja) | フィールド判定回路 | |
| JPH1041804A (ja) | レジスタ・リード・リセット回路 | |
| JPH04890A (ja) | 色副搬送波発生装置 | |
| JPS63187921A (ja) | アナログ・デジタル信号変換器 | |
| JPH04105466A (ja) | 同期信号検出回路 |