JPH01140651A - バーンイン用回路付きウエハおよびそのダイシング方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は半導体ウェハとそのダイジング方法に関する
。

（従来の技術） 一板の基板に複数のＩＣチップを塔載したマルチチップ
パッケージにおいて、従来は、基板に塔載する前にＩＣ
チップをバーンインできなかったため１個のＩＣチップ
のバーンイン歩留が９０％であっても４チツプを塔載し
たマルチチップパッケージの歩留は（０，９）’弁６６
％　となってしまいテストやりペアに膨大な時間と人手
がかかってしまう。

またウェハ状態でバーンインするためには各セルの必要
なパッドにすべてピンを接触させなければならず品種ご
とに膨大な治具が必要になる。

またＴＡＢ技術を用いて各チップをバーンインした後で
基板に実装゛する方法があるがこの場合はペアチップを
基板に塔載した場合に較べてリード部が必要となってマ
ルチチップパッケージの大きさが大きくなってしまうと
いう欠点がある。

（発明が解決しようとする問題点） この発明はマルチパッケージを小さく、歩留よく製造す
るためのＩＣチップを得るため、ウェハ状態でバーンイ
ンが行なえるウェハ構造を提供することを目的とする。

〔発明の構成〕

（問題点を解決するための手段） この発明においてはウェハ上に電源端子とこの端子から
各セルへの電源配線を具備している。

（作　用） この発明によるウェハはウェハ上に電源端子とこの端子
から各セルへの電源配線があるためバーンイン時にはこ
の端子にのみ電源を印加すればウェハ状態でバーンイン
を行なうことができる。ここで電源端子は各セルの各々
の電源端子に較べて数がきわめて少ないためバーンイン
時に高温にしても端子への接続がとりやすい。

（実施例） 第１図に本発明によるウェハの外観図を示す。

ただし配線は煩雑になるため一部のみを示したにこでセ
ル駆動用素子は各セルと同じプロセスで形成し、電源端
子は各セルのパッドと同様に形成し、電源端子から各セ
ルへの配線は各セル形成後にＡＱを蒸着し、パターニン
グして形成した。ウェハ形成後ウェハ状態でバーンイン
し、その後ダイソートを行なってセルの良否を試験した
のちダイシングにより電源端子から各セルへの電源配線
。

セル駆動用素子およびセル駆動用素子を切断した。

その後ダイソート結果が良であったチップを用いて４チ
ツプを塔載したマルチチップパッケージを作成したとこ
ろ９５％の高歩留りを得た。

〔発明の効果〕

この発明によればウェハ状態でバーンインが行なえるウ
ェハを得られるという効果がある６

【図面の簡単な説明】

第１図は本発明の実施例を示す部分平面図である。 １　・・・セル ２・・・ダイシングライン ３・・・電源端子 ４・・・電源端子から各セルへの電源ライン５　・・・
セル駆動用素子 ６　・・・セル駆動用素子から各セルへの配線代理人　
弁理士　　則　近　憲　俗 間　　松山光之

Claims (5)

【特許請求の範囲】
1. （１）ウェハ上に電源端子を具備し、該端子から各セル
   への電源配線を具備したことを特徴とするバーンイン用
   回路付きウェハ。
2. （２）ウェハ上にセル駆動用素子及び該素子から各セル
   への配線を具備したことを特徴とするバーンイン用回路
   付きウェハ。
3. （３）セル駆動用素子は各セルと同じプロセスにより形
   成されたことを特徴とする特許請求の範囲第２項記載の
   バーンイン用回路付きウェハ。
4. （４）ウェハ上の電源端子から各セルへの電源配線もし
   くはウェハ上のセル駆動用素子から各セルへの配線を切
   断することを特徴とするバーンイン用回路付きウェハの
   ダイシング方法。
5. （５）ウェハ上のセル駆動用素子を切断することを特徴
   とする特許請求の範囲第４項記載のバーンイン用回路付
   きウェハのダイシング方法。