JPH01136231A - メモリ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、メモリ回路に関し、特に、一方向線型リスト
の各セルのデータを、各セルのリンク情報に従って順次
読出し又は書換える用途等に適したメモリ回路に関する
。

［従来の技術］ 従来のメモリ回路、例えば、ランダムアクセス・リード
・ライト・メモリにおいては、所望のアドレスに対して
リード／ライトを行う場合、ソフトウェアにより上記ア
ドレスを発生させ、上記ランダムアクセス・リード・ラ
イト・メモリの外部からこのアドレスを指定する必要が
あった。

［発明が解決しようとする問題点］ しかしながら、このようなアクセス方法であると、メモ
リ回路に記憶されたデータをアドレスとして頻繁に用い
る場合に、多数のステップを踏まなければならず、ソフ
トウェアの繁雑化及び処理時間の増加を招くという問題
点がある。

例えば、メモリ回路に一方向線型リスト構造のデータを
記憶した場合、このリストにアクセスするには、リスト
のリンク情報を順次読出し、これを次のアドレスとして
指定しながら、リンクの上方から下方へ向かって順にア
クセスすることが行われる。

このようなアクセスにおいては、リンク情報を読出す工
程と、該リンク情報を用いてアドレスを指定しなおす工
程とを頻繁に繰り返すため、ソフトウェア的工程が増加
し、処理に時間がかかるという問題点がある。

本発明はかかる問題点に鑑みてなされたものであって、
読出されたデータを用いてアドレス指定する場合のソフ
トウェアの工程を減少させることができ、もってソフト
ウェアの単純化及び処理時間の低減を図ることができる
メモリ回路を提供することを目的とする。

［問題点を解決するための手段］ 本発明に係るメモリ回路は、データを記憶する記憶回路
本体と、この記憶回路本体から読出された前記データを
一時記憶するラッチ回路と、このラッチ回路の出力と外
部アドレスのいずれか一方を制御信号を用いて選択し前
記記憶回路本体のアドレス情報として出力するアドレス
選択回路とを有することを特徴とする。

［作用］ 本発明によれば、制御信号によりアドレス選択回路にラ
ッチ回路の出力を選択させることにより、読出されたデ
ータがそのまま次のアドレス情報として記憶回路本体に
与えられるので、ソフトウェア的工程を介することなく
、読出されたデータをアドレスとして使用することがで
きる。このため、一方向線型リスト構造のデータをリン
ク情報を用いて連続的にアクセスする場合、その処理に
要するソフトウェアの量と処理時間とを大幅に削減する
ことができる。

［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。

第１図は、本発明の実施例に係るメモリ回路を示すブロ
ック図である。

このメモリ回路は一方向線型リスト構造のデータを記憶
するランダムアクセス・リード・ライト・メモリであり
、その記憶回路本体は、リストデータ記憶用メモリ１、
リンク情報記憶用メモリ２及びリンク終止マーク記憶用
メモリ３の３つのメモリを有する。また、メモリ回路は
この記憶回路本体に加えて、リンク情報−時記憶ラッチ
４と、アドレス・マルチプレクサ５とを有する。

リスト・データ記憶用メモリ１は、リストの一セルを構
成するリスト要素のデータ部を記憶する。

リスト・データはリスト・データ入力バス１１を介して
リスト・データ記憶用メモリ１に与えられ、リスト・デ
ータ書込制御信号１２によりメモリ１内に書込まれる。

リスト・データ記憶用メモリ１内に格納されたリスト・
データは、リスト・データ出力バス１３を介して外部に
読出される。

リンク情報記憶用メモリ２は、リスト要素のリンク情報
部を記憶する。リンク情報は、リンク情報入力バス１４
を介してリンク情報記憶用メモリ２に与えられ、リンク
情報書込制御信号１５によりメモリ２内に書込まれる。

リンク情報記憶用メモリ２内に格納されたリンク情報は
、リンク情報出力バス１６を介して外部に読出される。

リンク終止マーク記憶用メモリ３は、リストの最終リス
ト要素に対応させて該リスト要素が最終要素であること
を示す終止マークを記憶する。この最終マークは、リン
ク終止マーク入力線１７を介してリンク終止マーク記憶
用メモリ３に与えられ、リンク終止マーク書込制御信号
１８によりメモリ３内に書込まれる。リンク終止マーク
記憶用メモリ３に格納されたリンク終止マークは、リン
ク終止マーク出力信号線１９を介して外部に読出される
。

リンク情報記憶用メモリ２からのデータは、リンク情報
−時記憶ラッチ４にも与えられている。

このラッチ４の出力は、リンク用アドレス・バス２１を
介してアドレス・マルチプレクサ５の一方の入力に与え
られている。アドレス・マルチプレクサ５の他方の入力
には外部アドレス・バス２２からのアドレス情報が与え
られている。アドレス・マルチプレクサ５は、外部アド
レス・バス２２及びリンク用アドレス・バス２１のいず
れかをマルチプレクサ制御信号２３により選択し、これ
をアドレス情報としてセル・アドレス・バス２４を介し
て前記３つのメモリ１，２．３に与える。

次に、上述のように構成されたランダムアクセス・リー
ド・ライト・メモリを使用して、実際に自由リストを作
成し、一方向線型リストを記憶し、また、記憶したリス
トの要素をリンクに従って読出し又は書換える動作につ
いて説明する。

リストの一セル中のデータ要素とリンク情報は、セル・
アドレス・バス２４上で同一のアドレス値により指定さ
れる。

先ず、自由リストを作成するには、セル・アドレス・バ
ス２４に外部アドレス・バス２２上のアドレス値を出力
するように、アドレス・マルチプレクサ５をマルチプレ
クサ制御信号２３によって制御する。そして、ランダム
アクセス・リード・ライト・メモリの外部から、リンク
情報記憶用メモリ２には、リンクの下方に直接接続され
るセル・アドレスを順次書込んでいき、同時に、リンク
終止マーク記憶用メモリ３には、リンク終止マークをク
リアする信号を与えておく。但し、自由リストの最終セ
ルを記憶しているアドレスのリンク終止マーク記憶用メ
モリ３の内容に対しては、リンク終止マーク入力線１７
を介してメモリ３の内容をセットする。

次に、上述の方法で作成した自由リストの先頭からセル
を取出し、新しいリストを作成することについて説明す
る。

先ず、セル・アドレス・バス２４に外部アドレス・バス
２２の値が出力されるようにマルチプレクサ制御信号２
３を設定し、リンク終止マーク入力線１７は、セル・ア
ドレス・バス２４により指定されたリンク終止マーク記
憶用メモリ３のアドレスの内容がクリアされるよう設定
し、外部アドレス・バス２２には、自由リストの先頭の
メモリ・アドレスを入力し、リスト・データ入力バス１
１にはリスト・データ記憶用メモリ１に書込むべきデー
タを設定して、リンク終止マーク書込み制御信号１５及
びリスト・データ書込み制御信号１２を操作してリンク
終止マーク及びリスト・データを書込む。

この際、リンク情報−時記憶ラッチ４に、リンク情報出
力バス１６に出力される自由リストの先頭のセルの次に
リンクされるセルのアドレスがラッチされるようリンク
情報ラッチ制御信号２５を操作する。

リストの続きのデータをリンクする場合には、セル・ア
ドレス・バス２４にリンク情報−時記憶ラッチ４の出力
であるリンク用アドレス・バス２１の値が出力されるよ
うにマルチプレクサ制御信号２３を設定し、リストの先
頭データの書込みと同様に、リンク終止マーク書込み制
御信号１８、リンク終止マーク入力線１７、リスト・デ
ータ書込み制御信号１２及びリンク情報ラッチ制御信号
２５を操作して、リスト・データ入力バス１１の値をリ
スト・データ記憶用メモリ１内に書込む。

この手順を新たに作成するリストの終まで繰り返す。

但し、この新たに作成するリストの最終のセルの作成時
には、該セルのアドレスに対応したリンク終止マーク記
憶用メモリ３の内容をセットするようにリンク終止マー
ク入力線１７を設定する。

次に、上述の方法によってこのランダムアクセス・リー
ド・ライト・メモリ上に作成されたリスト・データを、
リストのリンクに従い、リンクの上方から下方へ順に読
出す動作について説明する。

先ず、所望リストの先頭データが記憶されているアドレ
スを外部アドレス・バス２２から入力しセル・アドレス
・バス２４に出力されるようにマルチプレクサ制御信号
２３を操作する。

このとき、リス１−・データ出力バス１３からは、該所
望リストの先頭データが出力され、リンク情報出力バス
１６には先頭の次にリンクされるデータが出力されてい
るので、リンク情報ラッチ制御信号２５を操作してリン
ク情報−時記憶ラッチ４に、先頭の次にリンクされるデ
ータが記憶されているアドレスをラッチする。

続いて、次にリンクされているデータを読出すには、セ
ル・アドレス・バス２４にリンク情報−時記憶ラッチ２
５の出力バスであるリンク用アドレス・バス２１の値を
出力するように、マルチプレクサ制御信号２３を操作す
る。

そうすると、リスト・データ出力バス１３には次のリン
ク・データが出力され、リンク情報出力バス１６には、
更に次にリンクされるデータが記憶されているアドレス
が出力されるので、リンク情報出力バス１６の出力をリ
ンク情報−時記憶うッチ４にラッチすることにより、更
に、次にリンクされるデータを読出すアドレスを確保す
ることができる。

以上の操作を、リンク終止マーク出力信号１９がセット
されるまで繰返すことにより、所望リストの先頭データ
から最終データまでを所望リストの途中のアドレス指定
なしに読出すことができる。

［発明の効果コ 以上説明したように、本発明によれば、メモリ回路の内
部でデータ・バスの一部をアドレス・バスに帰還させる
機構を有するから、メモリ回路に記憶されている一方向
線型リスト構造のデータをリンクに従って読出し又は書
換えを行う際に、該データの記憶アドレスを逐次指定す
る必要がないので、一方向線型リスト構造のデータを扱
うソフトウェアの処理を軽減することができ、且つ、処
理時間も短縮することができるという効果を奏する。

【図面の簡単な説明】

第１図は本発明の実施例に係るメモリ回路を示すブロッ
ク図である。 １；リスト・データ記憶用メモリ、２；リンク情報記憶
用メモリ、３；リンク終止マーク記憶用メモリ、４：リ
ンク情報−時記憶ラッチ、５；アドレス・マルチプレク
サ

Claims (1)

【特許請求の範囲】
1. データを記憶する記憶回路本体と、この記憶回路本体か
   ら読出された前記データを一時記憶するラッチ回路と、
   このラッチ回路の出力と外部アドレスのいずれか一方を
   制御信号に基いて選択し前記記憶回路本体のアドレス情
   報として出力するアドレス選択回路とを有することを特
   徴とするメモリ回路。