JPH01135074A - 化合物半導体電界効果トランジスタ及びその製造方法 - Google Patents
化合物半導体電界効果トランジスタ及びその製造方法Info
- Publication number
- JPH01135074A JPH01135074A JP29333187A JP29333187A JPH01135074A JP H01135074 A JPH01135074 A JP H01135074A JP 29333187 A JP29333187 A JP 29333187A JP 29333187 A JP29333187 A JP 29333187A JP H01135074 A JPH01135074 A JP H01135074A
- Authority
- JP
- Japan
- Prior art keywords
- channel layer
- layer
- impurity
- electrode
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 150000001875 compounds Chemical class 0.000 title claims description 17
- 230000005669 field effect Effects 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 239000000969 carrier Substances 0.000 abstract description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 7
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 238000002513 implantation Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 7
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 6
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は化合物半導体電界効果トランジスタ及びその製
造方法に関する。
造方法に関する。
（従来の技術）
化合物半導体電界効果トランジスタ（以下ＦＥＴと記す
）では、半絶縁性の基板に、不純物をイオン注入及びそ
の後の熱処理によってドープする方法、あるいは、エピ
タキシャル成長時に構成元素と同時に不純物元素をドー
プする方法等によって、一導電型の導電層が形成され、
この導電層をＦＥＴのチャネルとして利用している場合
が多い。特に、砒化ガリウム（以下ＧａＡｓと記す）の
金属−半導体接合ＦＥＴ（以下ＭＥＳＦＥＴと記す）で
は、チャネルとして、不純物がドープされた導電層を用
いている。
）では、半絶縁性の基板に、不純物をイオン注入及びそ
の後の熱処理によってドープする方法、あるいは、エピ
タキシャル成長時に構成元素と同時に不純物元素をドー
プする方法等によって、一導電型の導電層が形成され、
この導電層をＦＥＴのチャネルとして利用している場合
が多い。特に、砒化ガリウム（以下ＧａＡｓと記す）の
金属−半導体接合ＦＥＴ（以下ＭＥＳＦＥＴと記す）で
は、チャネルとして、不純物がドープされた導電層を用
いている。
このようなＭＥＳＦＥＴの断面図を第２図（ａ）に示す
。同図（ｂ）は同図（ａ）のＣＤ面での断面図を示す。
。同図（ｂ）は同図（ａ）のＣＤ面での断面図を示す。
図のように半絶縁性基板１上に一導電型チャネル層とし
て、不純物ドープ層２が設けられ、このチャネル層を制
御するゲート電極５と、このチャネル層上にオーム性接
触するソース電極６およびドレイン電極７が設けられて
いる。
て、不純物ドープ層２が設けられ、このチャネル層を制
御するゲート電極５と、このチャネル層上にオーム性接
触するソース電極６およびドレイン電極７が設けられて
いる。
これに対し、化合物半導体のへテロ接合界面を利用する
ＦＥＴでは、不純物をドープする層と、ＦＥＴとして利
用するチャネルとを分離し、不純物を含まない高純度の
半導体層中に形成される非常に高い移動度をもつ２次元
電子ガスをキャリアとして利用している。これは、デイ
ングルらがアブライドフィジクスレター（Ａｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ）第３３巻、第６
６５頁、 １９７８年に示した、いわゆる選択ドープ技
術の利用である。彼らが示しているようにこのような不
純物を含まない高純度層中の電子は不純物を含む導電層
中の電子に比べ高い移動度を有する、それは、電子が走
行する層中の結晶性の乱れが少なく、電子が散乱を受け
る確率が小さい為である。従ってＧａＡｓ ＭＥＳＦＥ
Ｔと比べ、ヘテロ接合界面の電子を利用したＦＥＴでは
高速動作が可能となる。
ＦＥＴでは、不純物をドープする層と、ＦＥＴとして利
用するチャネルとを分離し、不純物を含まない高純度の
半導体層中に形成される非常に高い移動度をもつ２次元
電子ガスをキャリアとして利用している。これは、デイ
ングルらがアブライドフィジクスレター（Ａｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ）第３３巻、第６
６５頁、 １９７８年に示した、いわゆる選択ドープ技
術の利用である。彼らが示しているようにこのような不
純物を含まない高純度層中の電子は不純物を含む導電層
中の電子に比べ高い移動度を有する、それは、電子が走
行する層中の結晶性の乱れが少なく、電子が散乱を受け
る確率が小さい為である。従ってＧａＡｓ ＭＥＳＦＥ
Ｔと比べ、ヘテロ接合界面の電子を利用したＦＥＴでは
高速動作が可能となる。
（発明が解決しようとする問題点）
このようなヘテロ接合界面に生ずる２次元電子ガスを利
用したＦＥＴは高速動作が可能であるが、２次元電子ガ
スの濃度を高くする事は物性上余り期待する事ができず
、従って外部相互コンダクタンスの向上には限界がある
。仮りに電荷供給層の不純物ドーピング濃度を増加させ
てもゲートリーク電流の増大などデバイス特性の劣化に
つながる要因が増加する事になる。さらに、ヘテロ接合
界面の熱的な安定性には問題がありソース抵抗の低減の
為に、ゲート形成領域の両側に不純物イオン注入を行な
った後、熱処理を行なうと、ヘテロ接合界面の急峻性が
劣化する事が知られている。
用したＦＥＴは高速動作が可能であるが、２次元電子ガ
スの濃度を高くする事は物性上余り期待する事ができず
、従って外部相互コンダクタンスの向上には限界がある
。仮りに電荷供給層の不純物ドーピング濃度を増加させ
てもゲートリーク電流の増大などデバイス特性の劣化に
つながる要因が増加する事になる。さらに、ヘテロ接合
界面の熱的な安定性には問題がありソース抵抗の低減の
為に、ゲート形成領域の両側に不純物イオン注入を行な
った後、熱処理を行なうと、ヘテロ接合界面の急峻性が
劣化する事が知られている。
以上のようなデバイス特性上の問題点の他に、ヘテロ接
合界面を形成するに際して必要となる分子線エピタ゛キ
シ技術や有機金属化学気相成長技術などのエピタキシャ
ル結晶成長技術は量産性が劣り、ウェハの値段が高価な
ものとなる問題点もある。
合界面を形成するに際して必要となる分子線エピタ゛キ
シ技術や有機金属化学気相成長技術などのエピタキシャ
ル結晶成長技術は量産性が劣り、ウェハの値段が高価な
ものとなる問題点もある。
一方、前述のＭＥＳＦＥＴでは、ヘテロ接合を用いない
ため、これらの問題点はないが、前述のように不純物ド
ーピング層中の電子は移動度が小さいという問題点があ
った。
ため、これらの問題点はないが、前述のように不純物ド
ーピング層中の電子は移動度が小さいという問題点があ
った。
本発明の目的は、上記問題点を解決し、簡単な製造工程
で熱的にも安定な高性能ＦＥＴを得ることにある。
で熱的にも安定な高性能ＦＥＴを得ることにある。
（問題点を解決するための手段）
第１の発明の化合物半導体ＦＥＴは、一導電型チャネル
層とこのチャネル層を制御するゲート電極と、このチャ
ネル層にオーム性接触するソース電極及びドレイン電極
とを具備した化合物半導体ＦＥＴにおいて、チャネル層
中に線状の不純物ドーピング層が前記ソースから前記ド
レイン方向に向がい複数本ストライプ状に配置され、チ
ャネル層中に不純物を含まない領域が前記ソースがら前
記ドレイン方向に向がい線状に複数本配置される事を特
徴とする。
層とこのチャネル層を制御するゲート電極と、このチャ
ネル層にオーム性接触するソース電極及びドレイン電極
とを具備した化合物半導体ＦＥＴにおいて、チャネル層
中に線状の不純物ドーピング層が前記ソースから前記ド
レイン方向に向がい複数本ストライプ状に配置され、チ
ャネル層中に不純物を含まない領域が前記ソースがら前
記ドレイン方向に向がい線状に複数本配置される事を特
徴とする。
第２の発明の化合物半導体ＦＥＴの製造方法は、半絶縁
性基板上に一導電型チャネル層を形成し、このチャネル
層を制御するゲート電極とこのチャネル層にオーム性接
触するソース電極及びドレイン電極を形成する化合物半
導体ＦＥＴの製造方法において、前記半絶縁性基板上の
チャネル層形成領域に線状の不純物ドーピング層を前記
ソース電極から前記ドレイン電極方向に向かい複数本、
集束イオンビームによりストライプ状にマスクレスイオ
ン注入する工程とその後の熱処理する工程とにより形成
したことを特徴とする。
性基板上に一導電型チャネル層を形成し、このチャネル
層を制御するゲート電極とこのチャネル層にオーム性接
触するソース電極及びドレイン電極を形成する化合物半
導体ＦＥＴの製造方法において、前記半絶縁性基板上の
チャネル層形成領域に線状の不純物ドーピング層を前記
ソース電極から前記ドレイン電極方向に向かい複数本、
集束イオンビームによりストライプ状にマスクレスイオ
ン注入する工程とその後の熱処理する工程とにより形成
したことを特徴とする。
第３の発明の化合物半導体ＦＥＴの製造方法は、半絶縁
性基板上に一導電型チャネル層を形成し、このチャネル
層を制御するゲート電極とこのチャネル層にオーム性接
触するソース電極及びドレイン電極を形成する化合物半
導体ＦＥＴの製造方法において、前記半絶縁性基板上の
チャネル層形成領域を前記ソース電極から前記ドレイン
電極方向に向かい、複数本、ストライプ状に、エツチン
グする工程とそのエツチングした領域に線状の不純物ド
ーピング層を選択エピタキシャル成長する工程とにより
形成した事を特徴とする。
性基板上に一導電型チャネル層を形成し、このチャネル
層を制御するゲート電極とこのチャネル層にオーム性接
触するソース電極及びドレイン電極を形成する化合物半
導体ＦＥＴの製造方法において、前記半絶縁性基板上の
チャネル層形成領域を前記ソース電極から前記ドレイン
電極方向に向かい、複数本、ストライプ状に、エツチン
グする工程とそのエツチングした領域に線状の不純物ド
ーピング層を選択エピタキシャル成長する工程とにより
形成した事を特徴とする。
（作用）
以下、本発明の詳細な説明する。
第１図（ａ）は本発明によるＦＥＴの導電層を断面図で
ある。同図（ｂ）は同図（ａ）のＡＢ面の断面図である
。第２図（ｂ）は従来のＦＥＴの同様の断面を示したも
のである。一般に、不純物ドープ層では不純物が活性化
され、キャリアが発生して、主にこの不純物ドープ層中
を走行する事になるが、一部のキャリアはこの不純物ド
ープ層中から半絶縁性層中にしみ出している。不純物ド
ープ層中では、不純物散乱の影響などによりキャリアの
移動度はそれほど高くないが、半絶縁性層中ではこのよ
うな散乱の影響は少なく、キャリアの移動度は非常に高
くなる。
ある。同図（ｂ）は同図（ａ）のＡＢ面の断面図である
。第２図（ｂ）は従来のＦＥＴの同様の断面を示したも
のである。一般に、不純物ドープ層では不純物が活性化
され、キャリアが発生して、主にこの不純物ドープ層中
を走行する事になるが、一部のキャリアはこの不純物ド
ープ層中から半絶縁性層中にしみ出している。不純物ド
ープ層中では、不純物散乱の影響などによりキャリアの
移動度はそれほど高くないが、半絶縁性層中ではこのよ
うな散乱の影響は少なく、キャリアの移動度は非常に高
くなる。
第２図（ｂ）で示した従来のＦＥＴの場合には、このよ
うな不純物ドープ層からのキャリアのしみ出しは基板側
のみに限られており、不純物ドープ層中を走行するキャ
リアに比べると、圧倒的に少量であり、その効果はほと
んど認める事ができない。これに対し、第１図（ｂ）で
示し′だ本発明のＦＥＴの場合には、導電層の面内にも
不純物を含まないチャネル領域を設けている為に、この
領域にも不純物ドープ層中からキャリアが有効にしみ出
し、不純物ドープ層中のキャリアにもその効果は覆い隠
される事なく高い移動度がデバイス特性にも現われるよ
うになる。
うな不純物ドープ層からのキャリアのしみ出しは基板側
のみに限られており、不純物ドープ層中を走行するキャ
リアに比べると、圧倒的に少量であり、その効果はほと
んど認める事ができない。これに対し、第１図（ｂ）で
示し′だ本発明のＦＥＴの場合には、導電層の面内にも
不純物を含まないチャネル領域を設けている為に、この
領域にも不純物ドープ層中からキャリアが有効にしみ出
し、不純物ドープ層中のキャリアにもその効果は覆い隠
される事なく高い移動度がデバイス特性にも現われるよ
うになる。
この構造は化合物半導体のへテロ接合を利用した選択ド
ープ構造が縦（基板表面に垂直）方向であったのに対し
て、横（基板表面に平行）方向の選択ドープ構造という
事ができる。
ープ構造が縦（基板表面に垂直）方向であったのに対し
て、横（基板表面に平行）方向の選択ドープ構造という
事ができる。
この構造では、不純物ドープ層中に高濃度の不純物をド
ープする事によって高濃度のキャリアの発生が可能であ
り、ペテロ構造を用いていない為に熱的にははるかに安
定で、ソース抵抗低減の為のイオン注入層をさらに追加
することが可能となる。さらに、このような構造はイオ
ン注入によって容易に形成する事が可能で、特に集束イ
オンビームのマスクレスイオン注入法を応用する事によ
り、その製造は極めて容易なものとなる。又、エツチン
グと選択ヱピタキシャル成長とによってここで示した構
造の不純物ドープ層を形成する事も可能で、この場合、
プロセスの簡素化の点では集束イオンビームを用いた方
法に劣るが、不純物ドープ層の濃度分布は急峻になり、
効率の良いキャリアのしみ出しが期待できる。
ープする事によって高濃度のキャリアの発生が可能であ
り、ペテロ構造を用いていない為に熱的にははるかに安
定で、ソース抵抗低減の為のイオン注入層をさらに追加
することが可能となる。さらに、このような構造はイオ
ン注入によって容易に形成する事が可能で、特に集束イ
オンビームのマスクレスイオン注入法を応用する事によ
り、その製造は極めて容易なものとなる。又、エツチン
グと選択ヱピタキシャル成長とによってここで示した構
造の不純物ドープ層を形成する事も可能で、この場合、
プロセスの簡素化の点では集束イオンビームを用いた方
法に劣るが、不純物ドープ層の濃度分布は急峻になり、
効率の良いキャリアのしみ出しが期待できる。
（実施例）
次に、本発明の実施例について、図面を参照して説明す
る。第１図（ａ）、 （ｂ）は第１の発明の一実施例の
断面図である。第１図（ａ）、 （ｂ）を参照して第２
の発明の一実施例である製造方法を説明する。
る。第１図（ａ）、 （ｂ）は第１の発明の一実施例の
断面図である。第１図（ａ）、 （ｂ）を参照して第２
の発明の一実施例である製造方法を説明する。
まず、高純度半絶縁性ＧａＡｓ基板１にＳｉ＋を集束イ
オンビーム注入により６０ｋｅＶ、 Ｉ Ｘ １０１３
ｃｍ−２の条件で、ソース電極からドレイン電極に向が
って第１図（ａ）、（ｂ）に示したように、ストライプ
状にマスクレスイオン注入を行ない、不純物ドープ層２
を形成した後、１３０ｋｅＶ、 ３ Ｘ １０１３ｃｍ
−２の条件でｎ十注入層４を同様に集束イオンビームに
より形成する。次に共スパッタ法によりＷＳｉを被着し
、集束イオンビームによる目合せ露光及びエツチングに
よりバターニングを施して５のゲート電極を形成した後
、全体にＳｉ３Ｎ４を被着して８５０°Ｃ９２０分のア
ニールを行なう。
オンビーム注入により６０ｋｅＶ、 Ｉ Ｘ １０１３
ｃｍ−２の条件で、ソース電極からドレイン電極に向が
って第１図（ａ）、（ｂ）に示したように、ストライプ
状にマスクレスイオン注入を行ない、不純物ドープ層２
を形成した後、１３０ｋｅＶ、 ３ Ｘ １０１３ｃｍ
−２の条件でｎ十注入層４を同様に集束イオンビームに
より形成する。次に共スパッタ法によりＷＳｉを被着し
、集束イオンビームによる目合せ露光及びエツチングに
よりバターニングを施して５のゲート電極を形成した後
、全体にＳｉ３Ｎ４を被着して８５０°Ｃ９２０分のア
ニールを行なう。
最後にＡｕＧｅ／Ｎ；の蒸着と熱処理による６、７のソ
ース電極、ドレイン電極を形成しそ、本発明によるＧａ
Ａｓ ＦＥＴが実現される。ストライプ状の不純物ドー
プ層２の形成には、集束イオンビームを用いずに、レジ
ストをマスクとした通常のイオン注入を用いる事も可能
であるが、集束イオンビームを用いる方が、プロセス工
程の大巾な簡素化が図れると伴に、より微細な不純物ド
ープ層２を制御性良く複数本配置する事が可能で、より
効率の良いキャリアしみ出し層３を形成する事ができる
。又、本実施例ではｎ十注入層４とゲート電極５のパタ
ーニングに際しても集束イオンビームを用いているが、
第２図（ａ）、 （ｂ）で示した従来のＦＥＴの構造の
ように、ゲートバターニング後、５１０２の側壁８を形
成し、自己整合的にｎ十注入層を通常イオン注入で形成
してもよい。プロセス工程の簡素化の観点からは本実施
例の方が有利である。
ース電極、ドレイン電極を形成しそ、本発明によるＧａ
Ａｓ ＦＥＴが実現される。ストライプ状の不純物ドー
プ層２の形成には、集束イオンビームを用いずに、レジ
ストをマスクとした通常のイオン注入を用いる事も可能
であるが、集束イオンビームを用いる方が、プロセス工
程の大巾な簡素化が図れると伴に、より微細な不純物ド
ープ層２を制御性良く複数本配置する事が可能で、より
効率の良いキャリアしみ出し層３を形成する事ができる
。又、本実施例ではｎ十注入層４とゲート電極５のパタ
ーニングに際しても集束イオンビームを用いているが、
第２図（ａ）、 （ｂ）で示した従来のＦＥＴの構造の
ように、ゲートバターニング後、５１０２の側壁８を形
成し、自己整合的にｎ十注入層を通常イオン注入で形成
してもよい。プロセス工程の簡素化の観点からは本実施
例の方が有利である。
次に第３の発明の一実施例である製造方法を説明する。
高純度半絶縁性ＧａＡｓ基板１にＳｉＯ□を被着後、レ
ジストを塗布し、パターニングを行ない、第１図（ａ）
、（ｂ）に示した不純物ドープ層２を形成する基板領域
を約５ｏｏＡエツチングする。この後、５ｉ０２をマス
クに１×１０１８１ｃｍ３の濃度のｎ型層の選択成長を
行ない不純物ドープ層２を形成する。次に共スパッタ法
によりＷＳｉを被着し、バターニングを施して５のゲー
ト電極を形成し側壁被着後、１３０ｋｅＶ。
ジストを塗布し、パターニングを行ない、第１図（ａ）
、（ｂ）に示した不純物ドープ層２を形成する基板領域
を約５ｏｏＡエツチングする。この後、５ｉ０２をマス
クに１×１０１８１ｃｍ３の濃度のｎ型層の選択成長を
行ない不純物ドープ層２を形成する。次に共スパッタ法
によりＷＳｉを被着し、バターニングを施して５のゲー
ト電極を形成し側壁被着後、１３０ｋｅＶ。
３ Ｘ １０１３／ｃｍ−２の条件でｎ十注入層４にイ
オン注入を行なう。この後、全体にＳｉ３Ｎ４を被着し
て８５０°Ｃ９２０分のアニールを行ない、最後にＡｕ
Ｇｅ／Ｎｉの蒸着と熱処理による６、７のソース電極、
ドレイン電極を形成して、本発明によるＦＥＴの製造方
法が実現される。第１図（ａ）には側壁を除去した図を
示した。作用の項で述べたようにプロセスの簡素化の点
では集束イオンビームを用いた方法に比べると劣るが、
不純物ドープ層２の領域端部でのぼけが少なく、キャリ
アしみ出しの効果はより高いといえる。
オン注入を行なう。この後、全体にＳｉ３Ｎ４を被着し
て８５０°Ｃ９２０分のアニールを行ない、最後にＡｕ
Ｇｅ／Ｎｉの蒸着と熱処理による６、７のソース電極、
ドレイン電極を形成して、本発明によるＦＥＴの製造方
法が実現される。第１図（ａ）には側壁を除去した図を
示した。作用の項で述べたようにプロセスの簡素化の点
では集束イオンビームを用いた方法に比べると劣るが、
不純物ドープ層２の領域端部でのぼけが少なく、キャリ
アしみ出しの効果はより高いといえる。
上記製造方法に、より実現された実施例のＦＥＴは、一
導電型チャネル層と二のチャネル層を制御するゲート電
極と、このチャネル層にオーム性接触するソース電極及
びドレイン電極とを具備した化合物半導体電界効果トラ
ンジスタであり、チャネル層中に線状の不純物ドーピン
グ層が前記ソース電極から前記ドレイン電極方向に向か
い複数本、ストライプ状に配置され、チャネル層中に不
純物を含まない領域が前記ソースから前記ドレイン方向
に向かい線状に複数本配置される事を特徴としており、
本願第１の発明の実施例となっている。
導電型チャネル層と二のチャネル層を制御するゲート電
極と、このチャネル層にオーム性接触するソース電極及
びドレイン電極とを具備した化合物半導体電界効果トラ
ンジスタであり、チャネル層中に線状の不純物ドーピン
グ層が前記ソース電極から前記ドレイン電極方向に向か
い複数本、ストライプ状に配置され、チャネル層中に不
純物を含まない領域が前記ソースから前記ドレイン方向
に向かい線状に複数本配置される事を特徴としており、
本願第１の発明の実施例となっている。
本実施例のＦＥＴと比較の為に作製した第２図（ａ）。
（ｂ）の従来型ＧａＡｓ ＭＥＳＦＥＴ（面積あたりの
ドーピング濃度が本実施例のＦＥＴと同一となるように
６０ｋｅＶ、 ５ Ｘ １０１２ｃｍ−２の条件でＳｉ
＋の注入を不純物ドープ層２に行なっている。）のゲー
ト長１ｐｍの相互コンダクタンスｇｍを比較すると、従
来型ＦＥＴが２００ｍ５であるのに対し、本実施例のＦ
ＥＴでは３００ｍ５（集束イオンビームによるもの）、
３２０ｍ５（選択エピタキシャル成長によるもの）と両
者とも従来型ＦＥＴの性能をはるかに凌駕しており、高
移動度のしみ出したキャリアの効果が明らかに確認され
た。
ドーピング濃度が本実施例のＦＥＴと同一となるように
６０ｋｅＶ、 ５ Ｘ １０１２ｃｍ−２の条件でＳｉ
＋の注入を不純物ドープ層２に行なっている。）のゲー
ト長１ｐｍの相互コンダクタンスｇｍを比較すると、従
来型ＦＥＴが２００ｍ５であるのに対し、本実施例のＦ
ＥＴでは３００ｍ５（集束イオンビームによるもの）、
３２０ｍ５（選択エピタキシャル成長によるもの）と両
者とも従来型ＦＥＴの性能をはるかに凌駕しており、高
移動度のしみ出したキャリアの効果が明らかに確認され
た。
この性能は、ヘテロ接合界面を利用したＦＥＴの性能に
匹敵するものであり、本実施例で示した簡素なプロセス
工程で、このような高い性能が示された事は、本発明の
有効性を示すものである。
匹敵するものであり、本実施例で示した簡素なプロセス
工程で、このような高い性能が示された事は、本発明の
有効性を示すものである。
（発明の効果）
以上、説明した様に、本発明は、ソースからドレインに
向かい、線状の不純物ドープ層をストライプ状に複数本
形成する事により、従来、ヘテロ接合を用いなければ利
用する事のできなかった高移動度のキャリアを簡素なプ
ロセス工程で利用する事ができるようになり、安価なコ
ストで高性能のＦＥＴを実現する事ができる。このＦＥ
Ｔは単体素子のみならず集積回路素子としても広い応用
分野で利用できる。
向かい、線状の不純物ドープ層をストライプ状に複数本
形成する事により、従来、ヘテロ接合を用いなければ利
用する事のできなかった高移動度のキャリアを簡素なプ
ロセス工程で利用する事ができるようになり、安価なコ
ストで高性能のＦＥＴを実現する事ができる。このＦＥ
Ｔは単体素子のみならず集積回路素子としても広い応用
分野で利用できる。
第１図（ａ）は本発明の一実施例の断面図であり、第１
図（ｂ）は、実施例を異なる方向から見た断面図である
。第２図（ａ）は、従来例の断面図であり第２図（ｂ）
は従来例を異なる方向から見た断面図である。 １００．半絶縁性基板、２・・・不純物ドープ層、３・
・・キャリアしみ出し層、４・・・ｎ十注入層、５・・
・ゲート電極、６・・・ソース電極、７・・・ドレイン
電極、８・・・側壁（ｂ） 第 （ｂ） １図 ２図 ＜ａ）
図（ｂ）は、実施例を異なる方向から見た断面図である
。第２図（ａ）は、従来例の断面図であり第２図（ｂ）
は従来例を異なる方向から見た断面図である。 １００．半絶縁性基板、２・・・不純物ドープ層、３・
・・キャリアしみ出し層、４・・・ｎ十注入層、５・・
・ゲート電極、６・・・ソース電極、７・・・ドレイン
電極、８・・・側壁（ｂ） 第 （ｂ） １図 ２図 ＜ａ）
Claims (3)
- （１）一導電型チャネル層とこのチャネル層を制御する
ゲート電極と、このチャネル層にオーム性接触するソー
ス電極及びドレイン電極とを具備した化合物半導体電界
効果トランジスタにおいて、チャネル層中に線状の不純
物ドーピング層が前記ソースから前記ドレイン方向に向
かい複数本、ストライプ状に配置され、チャネル層中に
不純物を含まない領域が前記ソースから前記ドレイン方
向に向かい線状に複数本配置される事を特徴とする電界
効果トランジスタ。 - （２）半絶縁性基板上に一導電型チャネル層を形成し、
このチャネル層を制御するゲート電極とこのチャネル層
にオーム性接触するソース電極及びドレイン電極を形成
する化合物半導体電界効果トランジスタの製造方法にお
いて、前記半絶縁性基板上のチャネル層形成領域に線状
の不純物ドーピング層を前記ソース電極から前記ドレイ
ン電極方向に向かい、複数本、集束イオンビームにより
ストライプ状にマスクレスイオン注入する工程とその後
の熱処理する工程とにより形成したことを特徴とする化
合物半導体電界効果トランジスタの製造方法。 - （３）半絶縁性基板上に一導電型チャネル層を形成し、
このチャネル層を制御するゲート電極とこのチャネル層
にオーム性接触するソース電極及びドレイン電極を形成
する化合物半導体電界効果トランジスタの製造方法にお
いて、前記半絶縁性基板上のチャネル層形成領域を前記
ソース電極から前記ドレイン電極方向に向かい、複数本
、ストライプ状に、エッチングする工程とそのエッチン
グした領域に線状の不純物ドーピング層を選択エピタキ
シャル成長する工程とにより形成した事を特徴とする化
合物半導体電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29333187A JPH01135074A (ja) | 1987-11-20 | 1987-11-20 | 化合物半導体電界効果トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29333187A JPH01135074A (ja) | 1987-11-20 | 1987-11-20 | 化合物半導体電界効果トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01135074A true JPH01135074A (ja) | 1989-05-26 |
Family
ID=17793436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29333187A Pending JPH01135074A (ja) | 1987-11-20 | 1987-11-20 | 化合物半導体電界効果トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01135074A (ja) |
-
1987
- 1987-11-20 JP JP29333187A patent/JPH01135074A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663643A (en) | Semiconductor device and process for producing the same | |
| JP3040786B2 (ja) | チャンネル限定層を使用するＧａＡｓ ＦＥＴの製造方法 | |
| JPH0387037A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH01135074A (ja) | 化合物半導体電界効果トランジスタ及びその製造方法 | |
| JPS63232374A (ja) | 半導体装置 | |
| JP2503594B2 (ja) | 半導体集積装置及びその製造方法 | |
| JP2541240B2 (ja) | 半導体装置 | |
| JPS588151B2 (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPH0523497B2 (ja) | ||
| JP2836145B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS6376380A (ja) | 半導体装置 | |
| JP3109097B2 (ja) | 電界効果トランジスタの製造方法およびエッチング方法 | |
| JPH0349242A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0429225B2 (ja) | ||
| JPS61241972A (ja) | 化合物半導体装置 | |
| JPH0758715B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS63281474A (ja) | 半導体装置 | |
| JPH05102198A (ja) | 擬１次元電界効果トランジスタとその製造方法 | |
| JPH0199263A (ja) | 半導体集積回路およびその製造方法 | |
| JPH04122033A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0216008B2 (ja) | ||
| JPH0697430A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPH04334031A (ja) | 半導体装置およびその製造方法 | |
| JPH04122032A (ja) | 電界効果トランジスタ | |
| JPH0323641A (ja) | 電界効果トランジスタの製造方法 |