JPH01132271A - 密度変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、情報処理システムにおける密度変換方式に関
し、特に高速処理に有効な密度変換方式に関するもので
ある。

従来技術 第６図に画像処理システムにおけるシステム構成例を示
す。通常、スキャナ１１で読込まれた画像データは、−
旦、システムメモ１月４に格納され、その後、必要に応
じて１画像処理部１５により画像処理を行い、ＣＲＴ表
示装置１３．プリンタ１２への出力等が行われる。ここ
で、ＣＲＴ表示装置［３に表示する場合には、密度変換
が行オ〕れるのが・１ψ通である。これは、スキャナの
解作度は１６本／　ｍ　ｍまで可能なのに対して、ＣＲ
Ｔの解住度は８本／　ｍ　ｍが最高であるため、密度変
換を行わないと、ＣＲＴ上に画像が収まらないからであ
る。

この場合の密度変換は１／２であるが、従来の、１／２
密度変換は、第７図に示す如き間引き方式を用いていた
。この方式によると、１ドツト幅の線が密度変換時に間
引かれてしまい、表示されなくなるという場合があった
。これに対しては、第４図に示す如き論理和法を使用す
れば、この問題は解消するが、時間がかかりすぎろため
、表示用には使用されていなかった。

目　　　　　的 本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来の密度変換方式における上述の如き
諸問題を解消し、高速処理に有効な論理和法による密度
変換方式を提供することにある。

構　　　成 本発明の目的は、原画血格納用メモリと、密度変換後画
像格納用メモリおよびこれらを制御する制御手段を有す
るメモリシステムにおいて、前記原画像格納用メモリを
、シリアルリードポー１へを有する複数のデュアルポー
トＲＡＭで構成するとともに、論理和法により密度変換
を行う密度変換手段を設けて、前記制御手段により、前
記各デュアルポートＲＡＭの制御、クロック供給、アク
セスアドレス供給を行い、前記複数の原画像格納用デュ
アルポートＲＡＭのシリアルリードポー１−から出力さ
れるシリアルデータを、前記密度変換手段に入力するこ
とを特徴とする密度変換方式によって達成される。

本発明は、画像メモリ用として開発されたシリアルリー
ドポートを有するデュアルポートＲＡＭを利用して、ラ
イン（行）単位で１泣出されるデータの２ライン分を同
時に参照して、論理和法による密度変換を行うようにし
たものである。

以下、本発明の構成を、実施例に基づいてより詳細に説
明する。

第１図は、本発明の一実施例を示す　１／２密度変換を
行うシステムのブロック構成図である。図において、１
〜３はそれぞれ、独立したデュアルポートメモリ（以下
、単に「メモリ１」等という）、４は第４図に示す如き
密度変換を行う変換部、５は本システムのコントロール
を行う制御部を示している。制御部５は、上記メモリ１
〜３のデータ転送サイクルを含むメモリ制御イ、１号、
データ転送サイクル時にメモリ１〜３に供給する行アド
レスおよびクロック１，２の発生等を行う。

まず、上記メモリ１〜３として用いるシリアルリードポ
ートを有するデュアルポートメモリについて説明する。

第２図は、本デュアルポートメモリの構成例の概要を示
すブロック図である。本デュアルポートメモリは、ブロ
ック図に示す如く、標準６４にワード×４ビット構成の
２５６にビットダイナミックＲＡＭに、２５６ワード×
４ビツト構成の１０２４ビツトデータレジスタと、高速
シリアルリード動作を可能とするシリアルセレクタを組
合わせた構成を有している。

ＲＡＭボートには、従来のこの種の２５６にビットダイ
ナミックＲＡ　Ｍの　リードｌライトおよびリフレッシ
ュサイクルに加え、ロウアドレスにより選択されたワー
ド線上の１０２４ビツトのデータを。

データレジスタに転送するデータ転送サイクルが付加さ
れている。また、このデータレジスタからのシリアルリ
ードデータのアクセス開始アドレスを、データ転送サイ
クル時のカラムアドレスにより指定可能な、ポインタコ
ントロール機能を有している。

本デュアルポートメモリの動作の概要を、以下に示す。

ＲＡＭポート動作としては、ランダムリードサイクル、
ページモードサイクル等が、従来のこの種の２５６にピ
ッ１〜ダイナミツクＲＡＭの動作と同様に行われる。ま
た、シリアルリードポート動作としては、データ転送サ
イクル、シリアルリードサイクルが、以下の如く行われ
る。

まず、データ転送サイクルとは、前記データレジスタに
メモリセルからのデータを転送（ロード）するサイクル
である。また、シリアルリードサイクルは、上記データ
レジスタに転送されたデータを、シリアルコントロール
クロック入力（ＳＣ）。

シリアルアウトプットイネーブル入力（ＳＯＥ）により
コントロールされる８ビツトアドレスカウンタとセレク
タにより、高速にアクセスを行うサイクルである。

第３図に、データ転送サイクル実行時の、ロウアドレス
、カラムアドレスとメモリセル、ラインバッファの関係
を示す。ロウアドレスは、どの行のデー、夕をデータレ
ジスタに転送するかの選択を行い、カラムアドレスは、
上記ＳＣクロックのみによりコン１〜ロールされるアド
レスカウンタに入力され、シリアルリードポート（ＳＯ
□〜５０４）のどのアドレスからシリアルアクセスを行
うかを指定するものである。

第１図に戻って、実施例の説明を続ける。

前述のメモリ１．２には同一の原画像（１６本／ｎ＋ｍ
）を格納しておく。この格納方法としては、メモリ１．
２へ同一アドレス、データを供給するか、あるいは、ど
ちらかのメモリへ格納したデータを、あらためて他方へ
転送する方法等によれば良い。そして、メモリｌのシリ
アルボートからその第ｎ行のデータを、また、メモリ２
のシリアルボートからその第ｎ＋１行のデータを同時に
リードする。

リードしたデータを前述の変換部４に入力し、いわゆる
論理和法による密度変換（第４図参照）を行った後、メ
モリ３の第ｎ／２行に格納する。

第５図（ａ）に、上記変換部４の具体的構成例を示した
。本実施例においては、２つのフリップフロップ（Ｆ／
Ｆ）６ａ、６ｂを内蔵することにより、ｎ行、ｎ＋１行
それぞれのｍドツト、ｍ＋１ドツトをラッチし、出力段
に設けたオアゲート７により論理和出力を可能とするも
のである。また、第５図（ｂ）にその動作タイミングを
示した。なお、本実施例においては、ドツト密度の　１
７２変換を行う例を示したので、クロック２は　１／２
分周となっている。

上記実施例によれば、第７図に示す如き従来の間引き方
式の如く、１ドツｉ・幅の線が密度変換時に間引かれて
しまうというようなことはなく、良好な密度変換を高速
に行うことが可能となる。第８図に、その効果的な例を
示す。

なお、上記実施例においては、１／２密度変換の場合を
例に挙げたが１本発明はこれに限定されるべきものでは
なく、１／３．１／４．・・・・密度変換を行うことも
可能である。この場合には、メモリ１．２を、１，２，
３，４．・・・・と増加させろとともに、クロック２を
１／３分周、１／４分周、・・・・とすることにより実
現することができる。

効　　　果 以上述べた如く、本発明によれば、原画像格納用メモリ
と、密度変換後画像格納用メモリおよびこれらを制御す
る制御手段を有するメモリシステムにおいて、前記原画
像格納用メモリを、シリアルリードポートを有する複数
のデュアルポートＲＡＭで構成するとともに、論理和法
により密度変換を行う密度変換手段を設けて、前記制御
手段により、前記各デュアルポートＲＡＭの制御、クロ
ック供給、アクセスアドレス供給を行い、前記複数の原
画像格納用デュアルポートＲＡＭのシリアルリードボー
１・から出力されるシリアルデータを前記密度変換手段
に入力するようにしたので、高速処理に有効な論理和法
による密度変換方式を実現できるという顕著な効果を奏
するものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示す　１／２密度変換を行
うシステムのブロック構成図、第２図は本発明に用いる
デュアルポートメモリの構成例を示すブロック図、第３
図はデータ転送サイクル実行時の、ロウアドレス、カラ
ムアドレスとメモリセル、ラインバッファの関係を示す
図、第４図は密度変換の例を示す図、第５図（ａ）は変
換部の具体的構成例を示す図、同（ｂ）はその動作タイ
ミングを示す図、第６図は画像処理システムにおけるシ
ステｌ、構成例を示す図、第７図は従来の間引き方式を
示す図、第８図は実施例の効果的な例を示す密度変換例
である。 １〜３：デュアルポートメモリ、４：変換部、５：制御
部、１１：スキャナ、１２：プリンタ、１３：ＣＲ”ｒ
表示装置、１４ニジステムメモリ、１５：画像処理部、
　１６ａ　、１６ｂ　、１６ｃ　：ディスクドライブユ
ニッ１−１１７：スキャナｌプリンタＩＮＦ、１８：　
ＣＲＴ１／Ｆ、’１９：ディスクＩＮＦ、２０：　ＤＭ
ＡＣ，２１：ＣＰＵ、２２ニジステムバス。 ”　”：ｉ　２＋ ０　刀 ：Ｑ＋ Ｍ　　　４　　　図 Ｍ　　　５　　　図 （ａ） 出力 第　　　５　　　図 クロック２　　　　　　　　　　　　　　　　　　　　
　　１第　　　７　　図 残削残削残削残 目り 第　　　８　　　図

Claims (1)

【特許請求の範囲】
1. （１）原画像格納用メモリと、密度変換後画像格納用メ
   モリおよびこれらを制御する制御手段を有するメモリシ
   ステムにおいて、前記原画像格納用メモリを、シリアル
   リードポートを有する複数のデュアルポートＲＡＭで構
   成するとともに、論理和法により密度変換を行う密度変
   換手段を設けて、前記制御手段により、前記各デュアル
   ポートＲＡＭの制御、クロック供給、アクセスアドレス
   供給を行い、前記複数の原画像格納用デュアルポートＲ
   ＡＭのシリアルリードポートから出力されるシリアルデ
   ータを、前記密度変換手段に入力することを特徴とする
   密度変換方式。