JPH01129296A - アクティブマトリックスアレイの検査方法および検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はアクティブマトリックス型液晶表示装置に用い
るアクティブマトリックスアレイの検査方法に関するも
のである。

従来の技術 近年、液晶表示装置の絵素数増大に伴って、走査線数が
増え、従来から用いられている単純マトリックス型液晶
表示装置では表示コントラストや応答速度が低下するた
め、各絵素にスインチング素子を配置したアクティブマ
トリックス型液晶表示装置が利用されつつある。しかし
ながら前記アクティブマトリックス型液晶表示装置に用
いるアクティブマトリックスアレイは一枚の基板に数万
個以上の薄膜トランジスタ（以後ＴＰＴと呼ぶ）を形成
する必要がある。前記数万個以上のＴＰＴをすべて無欠
陥で形成することは現在の技術では不可能に近い。ゆえ
にアクティブマトリノクスアレイの良否を判別する必要
があり、そこで容易な検査方法が待ち望まれている。

′　以下図面を参照しながら従来のアクティブマトリッ
クスアレイの検査方法について説明する。

第５図はアクティブマトリックスアレイの平面図である
。第５図においてｌはガラスなどの絶縁基板、２は前記
絶縁基板ｌ上に形成されたソース信号線、３は前記絶縁
基板１上に形成されたゲート信号線である。なお第５図
において作図を容易にするためソース信号線数を３０本
、ゲート信号線数を２０本としており、またゲート信号
線とソース信号線の養魚に形成されるＴＦＴなどは省略
している。以上のことは以下の図面においても同様であ
る。また以下の図面において説明に不用な箇所は省略し
てあり、一部拡大あるいは縮小した部分が存在する。ま
た同一番号、同一記号の箇所は同一内容あるいは同一構
成の部分である。第６図は第５図のＢに示す点線内部の
等価回路図である。第６図において０１〜Ｇ４はゲート
信号線、Ｓ、〜Ｓ４はソース信号線、’Ｉ”ＩＩ〜Ｔ４
４はＴＦＴ。

Ｐ、〜Ｐ４４は絵素電極である。

以下第７図を用いて従来のアクティブマトリックスアレ
イの検査方法を説明する。第７図は従来のアクティブマ
トリックスアレイの検査方法を説明するための説明図で
ある。第７図において６はＴＦＴのＴ３コに発生してい
るゲート・ドレイン間　”短絡欠陥、７，８はプローブ
、９は抵抗値測定手段である。欠陥検出方法としてはプ
ローブ７をゲ　　一ト信号線に圧接する。つぎにプロー
ブ８を前記プローブ７を圧接したゲート信号線に接続さ
れているＴ　Ｆ’Ｔの絵素電極に圧接していくと同時に
プローブ７．８間の抵抗値を測定する。ＴＰＴに短絡欠
陥が発生している場合、前記抵抗値は所定値よりも低く
測定されることにより短絡欠陥を検出することができる
。以上の動作をすべてのゲート信号線および絵素電極に
対しておこなう。第７図の場合ＴＰＴのＴ２５に短絡欠
陥６が発生しているため、プローブ７をゲート信号線Ｇ
３に圧接し、プローブ８を絵素電極Ｐ３３に圧接したさ
い、所定値よりも低い抵抗値が測定され、ゆえにＴＰＴ
のＴ３．の短絡欠陥６を検出することができる。

発明が解決しようとする問題点 しかしながら従来のアクティブマトリックスアレイの検
査方法はＴＰＴの絵素電極にプローブを圧接するため、
絵素電極などが損傷するという問題点があり、またプロ
ーブの位置決めなどに長時間を要し、絵素数が数万点以
上になるととても実用にたえうるちのではなかった。

本発明は上記問題点に鑑み、Ｔ　、Ｆ　Ｔの欠陥検査が
非常に容易なアクティブマトリックスアレイの検査方法
を提供するものである。

問題点を解決するための手段 上記問題点を解決するため本発明のアクティブマトリッ
クスアレイの検査方法はアクティブマトリックスアレイ
のゲート信号線およびソース信号線を複数本ずつ共通に
し、かつ任意の複数本共通にしたゲート信号線にＴＰＴ
を動作状態にする電圧を印加し、かつ任意の複数本共通
にしたソース信号線からの出力信号を検出することによ
りＴＰＴの欠陥を検出するものである。

作用 通常アクティブマトリックスアレイの不良とは、−基板
内のＴＰＴの短絡欠陥数を問題にする。したがってアク
ティブマトリックスアレイの良否を判定するためにはＴ
ＰＴの短絡欠陥の正確な位置を知る必要はなく、おおよ
その位置と短絡欠陥数を情報として得られればよい。本
発明では複数本ずつゲート信号線およびソース信号線を
共通にし、ＴＰＴの短絡欠陥を検出するものであるから
、ＴＰＴの短絡欠陥の位置と短絡欠陥数を高速に検査す
ることができる。またゲート信号線にアクティブマトリ
ックスアレイのＴＰＴを動作状態とする電圧を印加する
ことによりＴＰＴのゲート・ドレイン短絡欠陥をも検出
することができる。

実施例 以下本発明の一実施例のアクティブマトリ・７クスアレ
イの検査方法について図面を参照しながら説明する。

第２図はアクティブマトリックスアレイの平面図を示し
ており、本発明のアクティブマトリソクスアレイの検査
方法をおこなうためゲート信号線およびソース信号線を
５本ずつ信号線の一端で共通にしたところを示している
。＠述の信号線を共通にする方法としては、アクティブ
マトリックスアレイの信号線のパターニング時に信号線
を短絡した状態で形成する方法あるいは、両信号線端を
導電性ゴムなどで圧接する方法などが考えられる。

第１図は本発明のアクティブマトリックスアレイの検査
方法を説明するための説明図である。第１図において４
はアクティブマトリックスアレイのＴＰＴを動作状態に
する信号を発生できる信号印加手段、５はソース信号線
上の信号を検出することのできる信号検出手段、ＰＧ、
〜ＰＧ４はゲート信号線との接続手段（以後ゲート信号
線接続プローブと呼ぶ）、ＰＳ、〜ＰＳ、はソース信号
線との接続手段（以後ソース信号線接続プローブ匡呼ぶ
）、ＳＧ、〜ＳＧ、は任意のゲート信号線接続プローブ
と信号印加手段４とを電気的に接続するための選択手段
（以後ゲート信号線選択手段と呼ぶ）、ＳＳ、〜Ｓ８４
は任意のソース信号線接続プローブとｆＳ号検出手段５
とを電気的に接続するための選択手段（以後ソース信号
線選択手段と呼ぶ）である。第１図で明らかなように複
数本ずつ共通にしたゲート信号線ごとにゲート信号線接
続プローブを圧接し、前記ゲート信号線接続プローブを
ゲート信号線選択手段を介して信号印加手段４に接続す
る。また複数本ずつ共通にしたソース信号線ごとにソー
ス信号線接続プローブを圧接し、前記ソース信号線接続
プローブをソース信号４５１選択手段を介して信号検出
手段５に接続する。

第３図は第１図のＡに示す点線内部を等価回路で示した
ものである。以下第１図および第３図を用いてアクティ
ブマトリックスアレイの検査方法を説明する。まずゲー
ト信号線接続プローブＰＣ。

〜ＰＧ、およびソース信号線接続プローブＰｓ１〜ＰＳ
、をアクティブマトリックスアレイの信号線に圧接する
。つぎにゲート信号線選択手段ｓＧｌおよびソース信号
線選択手段Ｓ８１のみを閉じ、他の信号線選択手段は開
いたままにしておく、つぎに信号線印加手段より電圧を
印加する。すると、前記ゲート信号線接続プローブＰＧ
、に接続されているゲート信号線上のＴＰＴは動作状態
となる。

ここでＴＰＴにゲート・ドレイン間短絡欠陥が発生して
いた場合はゲート信号線−短絡欠陥−ＴＦＴのトルイン
→ＴＦＴのソース−ソース信号線なる電流経路が生じ、
したがって信号線検出手段５に電圧が検出されることに
より欠陥が検出される。

なおゲート信号線とソース信号線との交差部での短絡（
以後クロスショートと呼ぶ）あるいはＴＰＴのゲート・
ソース間短絡欠陥の場合は、ゲート信号線−短絡欠陥−
ソース信号線なる電流経路が生じ、欠陥が検出されるこ
とば言うまでもない。第３図の場合は、ＴＦＴのＴ３．
に短絡欠陥６が発生しているため、ゲート信号線Ｇ３−
短絡欠陥６−ＴＦＴのＴ１３ドレイン→ＴＦＴのＴ。ソ
ース−ソース信号線Ｓ８なる電流経路が発生するため、
第１図Ａで示す点線内に欠陥が発生していることが検出
される。つぎにゲート信号線選択手段ＳＧ。

を開き、ＳＧ２を閉じる。他は前述と同様の状態にして
おく。前述の状態にすることにより、今度は第１図のＣ
に示す点線内の欠陥の有無を検出することができる３以
上の動作を各信号線選択手段のすべての組み合わせにつ
いて行うことにより、アクティブマトリックスアレイの
検査をおこなうことができる。

以下本発明の第２の実施例について図面を参照しながら
説明する。第４図は本発明の第２の実施例のアクティブ
マトリックスアレイの検査方法を説明するための説明図
である。第４図においてＰＣ，〜ＰＧ７はゲート信号線
接続プローブ、ＰＳ１〜ＰＳ８はソース信号線接続プロ
ーブ、ＳＧ、〜ＳＧ６はゲート信号線選択手段、ｓｓ。

〜Ｓ８８はソース信号線選択手段である。第２の実施例
では共通にするゲート信号線およびソース信号線の本数
をアクティブマトリックスアレイの中央部で少なく、周
辺部で多くしている。なおアクティブマトリックスアレ
イの検査方法は本発明の第１の実施例と全く同様である
。

通常、アクティブマトリックスアレイの中央部に発生し
た絵素欠陥は視覚にめだち、周辺部に発生した絵素欠陥
はさほど気にならない。したがって中央部に近接して絵
素欠陥が発生した場合は非常にめだつため、前記欠陥の
発生したアクティブマトリックスアレイは不良品と判定
する必要がある。本発明の第２の実施例では共通にする
ゲート信号線およびソース信号線の本数をアクティブマ
トリックスアレイの中央部で少なくしたことにより、よ
りアクティブマトリックスアレイの良否判定に適した検
査をおこなうことができる。

発明の効果 本発明は、アクティブマトリックスアレイのゲート信号
線およびソース信号線を複数本ずつ共通にし、次に任意
の複数本共通にしたゲート信号線にアクティブマトリッ
クスアレイのＴＰＴを動作状態とする電圧を印加し、か
つ任意の複数本共通にしたソース信号線からの出力信号
を検出する８とによりアクティブマトリックスアレイの
欠陥を検出するものである。したがってプローブなどを
ＴＰＴの絵素電極に位置決めをし圧接することなしに、
絵素欠陥などを高速にかつ絵素電極を損傷することがな
く検査をおこなうことができる。また共通にするゲート
信号線およびソース信号線をアクティブマトリックスア
レイの中央部で少なくすることにより、よりアクティブ
マトリックスアレイの良否判定に適した検査を高速にお
こなうことができる。

【図面の簡単な説明】

第１図、第２図および第３図は本発明の第１の実施例に
おけるアクティブマトリックスアレイの検査方法を説明
するための説明図、第４図は本発明の第２の実施例にお
けるアクティブマトリックスアレイの検査方法を説明す
るための説明図、第５図はアクティブマトリックスアレ
イの平面図、第６図は第５図の一部等価回路図、第７図
は従来のアクティブマトリックスアレイの検査方法を説
明するための説明図である。 ■・・・・・・絶縁基板、２・・・・・・ソース信号線
、３・・・・・・ゲート信号線、４・・・・・・信号印
加手段、５・・・・・・信号検出手段、６・・・・・・
短絡欠陥、７，８・・・・・・プローブ、９・・・・・
・抵抗値測定手段、ＰＣ，−ＰＧ、、ＰＳ。 〜ＰＳ８・・・・・・接続手段、ＳＧ１〜ＳＧ６・・・
・・・ゲート信号線選択手段、ＳＳ、〜ＳＳ８・・・・
・・ソース信号線選択手段、Ｓ１〜Ｓ５・・・・・・ソ
ース信号線、６１〜Ｇ５・・・・・・ゲート信号線、Ｔ
ｌｌ〜Ｔ１．・・・・・・ＴＦＴ、Ｐ、、〜ＰＳＳ・・
・・・・絵素電極。 代理人の氏名　弁理士　中尾敏男　はか１名５Ｉ４１−
ｍ＝・、？−７偉テｆ＆ Ｐｆ＋−Ｐｒ５−姥聚１張 Ｐａ１ｌ−−ａ％電遵

Claims (3)

【特許請求の範囲】
1. （１）アクティブマトリックスアレイのゲート信号線お
   よびソース信号線を複数本ずつ共通にし、次に任意の複
   数本共通にしたゲート信号線に信号を印加し、かつ任意
   の複数本共通にしたソース信号線からの出力信号を検出
   することによりアクティブマトリックスアレイの欠陥を
   検出することを特徴とするアクティブマトリックスアレ
   イの検査方法。
2. （２）ゲート信号線に印加する信号はアクティブマトリ
   ックスアレイの薄膜トランジスタを動作状態にする電圧
   であることを特徴とする特許請求の範囲第（１）項記載
   のアクティブマトリックスアレイの検査方法。
3. （３）ゲート信号線およびソース信号線を複数本共通に
   する本数はアクティブマトリックスアレイの中央部を周
   辺部よりも少なくすることを特徴とする特許請求の範囲
   第（１）項記載のアクティブマトリックスアレイの検査
   方法。