JPH01129292A - データ表示開始位置情報の生成装置 - Google Patents

データ表示開始位置情報の生成装置

Info

Publication number
JPH01129292A
JPH01129292A JP28730487A JP28730487A JPH01129292A JP H01129292 A JPH01129292 A JP H01129292A JP 28730487 A JP28730487 A JP 28730487A JP 28730487 A JP28730487 A JP 28730487A JP H01129292 A JPH01129292 A JP H01129292A
Authority
JP
Japan
Prior art keywords
horizontal
value
start position
position information
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28730487A
Other languages
English (en)
Inventor
Terumi Takashi
輝実 高師
Hiroyuki Mano
宏之 真野
Kunihiro Katayama
国弘 片山
Kazuhiro Fujisawa
藤沢 和弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP28730487A priority Critical patent/JPH01129292A/ja
Publication of JPH01129292A publication Critical patent/JPH01129292A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば、パソコンのCRT表示信号全液晶駆
動信号に変換するなどのフレーム変換装置において用い
るのに好適なデータ表示開始位置情報の生成装置に係り
、特に、画像データの帰線期間を検出し、書き込み開始
位vItt自動的に生成する装置に関する。
〔従来の技術〕
従来のフレーム変換装置には、液晶表示装置金側にとる
と、諏訪精工金製5ED1340Fがある。これは、パ
ソコンのCRT表示信号を−旦、フレームメモIJ(R
AM)に書き込み、液晶駆動用の別なタイミングで、フ
レームメモリから読み出し、液晶用の表示信号に周波数
変換するものである。
以下、諏訪精工金製5E01540F (以下VLi 
、!:略す)t−例に、フレーム変換装置の動作を第3
図から第8図全周いて説明する。第5図は、VLiの構
成図で、9はパソコン、1は水平同期信号、2はドツト
クロック、12は垂直同期信号、6は、表示データ、1
5は書き込みアドレス生成回路、14は−磨き込みアド
レス、15は液晶制御回路、16は読み出しアドレス生
成回路、17は読み出しアドレス、18はメモリ制御回
路、19はセレクタ、20は7レームメモリ、21は液
晶表示データ、11は液晶モジエールである。第41A
は、パソコン9から出力される信号の関係を示した図で
、第6図と同一のものには同じ番号を付した。第5図は
台き込みアドレス生成回路13の内部構成を示した図で
、22は、垂直バックポーチ期間中の水平同期信号の数
を設定する垂直バックポーチ、25は同様に水平バック
ポーチ期間中のドツトクロックの数を設定する水平パッ
クポーチ、25.24はカウンタで各々、垂直BPカウ
ンタ、水平BPカウンタ、また、26.27もカウンタ
で垂直カウンタ、水平カウンタ、28はアドレス生成回
路、その他、第5図と同一のものには同一番号を付しf
c、第6図は第5図の動作を示した図である。第7図は
、第5図の水平バックポーチ25の構成図である。29
はデイツプスイッチSW、30はレジスタ、′31は書
き込み制御回路、52は書き込み信号、第8図は、その
動作を示した図である。
以下、VLiの動作に関して説明する。VLiの表示信
号の変換は、第3図のようにパソコン9の水平同期信号
1、垂直同期信号12、ドツトクロック2を基準に書き
込みアドレス生成器1613で、書き込みアドレス14
を生成する。一方、読み出しアドレス生成回路16では
、液晶に表示するための読み出しアドレス17を、液晶
制御回路15で発生される基準信号にし九がって生成す
る。この2つのアドレスをメモリ制御回路18の制御を
受けてセレクタ19で選択しフレームメモリ20に渡す
。セレクタ19が書き込みアドレス14を出力している
時には、パソコン9からの表示データ6を7レームメモ
リ20に書き込み、読み出しアドレス17を出力してい
る時には、液晶表示データ21をフレームメモリ20か
ら液晶モジエール11に送り、可児情報として人間に伝
わる。
以上の1うに、フレーム変換装置は、表示データをフレ
ームメモリに記憶する必要がある。この表示データと垂
直・水平同期信号とは、パソコンから、第4図のような
関係で送り出されて勝る。
例えば、640 X 200ドツトの解像度をもつパソ
コンを例にとると、垂直同期信号12に対して垂直バッ
クポーチと垂直フロントポーチの各非表示期間をはさん
で、200ラインの表示期間が存在し、また、水平同期
信号と、640ドツトの表示データとの関係も、同様で
ある。この時、実際に表示される部分は、表示期間のみ
であるため、VLiでは、フレームメモリに、この表示
期間のみを記憶することで、必要とするフレームメモリ
の容量金工げている。
これらの処理は、第5図に示″j工つな書き込みアドレ
ス生成回路13で行われる。これらは、大きく分けて、
垂直制御回路(垂直バックポーチ22、垂直BPカウン
タ25、垂直カウンタ26)、水平制御回路(水平バッ
ク所−チ25.水平BPカウンタ24、水平カウンタ2
7)、アドレス生成回路28から構成されている。垂直
制御回路と水平制御回路とは、入力される信号が異なる
だけで、はぼ同様に動作するため、以下、水平制御回路
を例にと9.その動作ft説明する。水平BPカウンタ
24は、水平同期信号1によりクリアされ、ドツトクロ
ック2の立ち上が9で+1される。そのカウント値が水
平パックポーチ25になると、第6図(b)のように、
水平クリア信号HCを出力し、水平カウンタ27をクリ
アする。さらに、水平アドレスHAは、1φ1〜”65
9’まで1ずつ増加する。同様に、垂直アドレスt/ 
Aが得られる。アドレス生成回路28では、これら2つ
のアドレス金もとに、(書き込みアドレス)−(垂直ア
ドレス)X 640−1− (水平アドレス)の演算全
行い、否き込みアドレス14を得る。
このように、4#、直・水平同期信号から一定時間(垂
直・水平BP値)経過後、表示データはフレームメモリ
に書キ込まれる。したがって、各同期信号からのバック
ポーチと、フロントポーチの期間を除き、表示期間のみ
フレームメモリに記憶される。この場合、水平B P[
HPは、第7図のように、外部で設定されたDiPSW
29の情報を書き込み制御回路51により、レジスタ5
0に転送して、水平BPiHP1&:出力している。ま
た、垂直バックポーチ22も同様であり、各DiPSW
も独立に存在する。この動作は、第8図のように、書き
込み信号32が液晶モジュール11の17レ一ム時間全
単位として発生し、この信号の立ち上がりでDiPSW
29の情報をレジスタ50に書き込む。
これによって、垂直・水平BP値は、各DiPSW ’
i変更しても、1フレ一ム期間は固定した値となるので
、1フレーム中の書キ込み開始位置は変動しない。
蔚Hのように、水平BP値、垂直BP値は、DiPSW
i使って、VLiのユーザにエリ設定される。
〔発明が解決しようとする問題点〕
上記従来技術は、フレーム変換装置におけるフレームメ
モリへのit込み制御方式に関するものである。この時
、書き込み開始位置(水平BP値・垂直BPtt)につ
いては、ユーザにより与えられる設定値によって決定し
ていた。
しかし、市販されているパソコンの水平・垂直BP値は
、それぞれ異なるために、接縦されるパソコンの表示仕
様全ユーザが把握し、それに対応した1lttvL1に
設定する必要があつ友。また、同一機能のパソコンであ
っても、水平BP値は水平同期信号と表示データの時間
的なバラツキによって変化し、その都度、設定値を変更
する必要があった0 以上のように、ユーザによる設定値の変更が必要であり
、その操作性に問題がめった。
本発明の目的は、水平BP値、垂直BP@iを自動的に
生成し、ユーザの負担を軽減することのできるデータ表
示開始位置情報の生成装置全提供することにある。
〔問題点を解決する九めの手段〕
上記目的は、水平同期信号と表示データとの間の最小ド
ツト数を水平BP値とすることで達成される。
これを実現するために、水平同期信号と表示データとの
間のドツトクロックを数えるカウンタを設け、さらに、
レジスタ、比較器、書き込み制御回路から成るカウンタ
出力の最小値を得る回路を設ける。
〔作用〕
水平BP値の自動生成において、カウンタは、水平同期
信号によりクリアされ、ドツトクロックが1つ入力され
る九びに1増加し、レジスタは、現在までの水平BP値
の最小ti’を記憶し、比較器は、レジスタとカウンタ
出力との値を比較し、(レジスタ)〉(カウンタ出力)
の条件が成立する期間に、黒板外の表示データが出現し
た場合、レジスタにカウンタ出力を書き込む。
以上の@作をくりかえすことに=9.レジスタには、表
示データが出現し九最小のカウンタ出力、すなわち、水
平BP値が記憶される。これ全水平優キ込み開始位置と
して使用することで、ユーザの設定に対する煩雑さを軽
減し、水平BP値を得ることができる。ま几垂直方向に
も、同様の事が言える。
〔実施例〕
以下、本発明の一実施例を第1図、第2図、第9図から
第11図を用いて詳細に説明する。
第1図は、水平BPiiを生成する場合の第1の実施例
を示し九図であり、図中、3はカウンタ、で、電源投入
時、最大値が設定される。4はラッチ、5は大小比較器
、7は論理積回路でそれ以外の番号は、第5図と同じで
ある。第9図は、パソコンから表示される内面の一例全
示し九図である。
第10図は、第9図の表示画面全第1図の回路に入力し
九場合の動作全示し九図である。
以下、一実施例を詳細に説明する。例えば、第9図のよ
うな表示VE面が出力され之とすると表示データ6は、
表示画面全水平方向に沿って区切り(L1〜L7)、水
平同期信号1に同期して送り出される。この時、表示デ
ータ6は水平同期信号1に対し、水平BP[(この例で
バ41°)九つ九のち、出力される。このような、表示
信号が第1図の水平BP値生成回路に入力された場合の
動作を説明する。但し、ラッチ4には、水平BP[とし
て’45”が設定されているものとする。カウンタ3は
、第10図(a)のごとく、水平同期信号1によりクリ
アされ、ドツトクロックが入力される几びに1φ1から
1ずつカウントアツプする。言いかえると、カウンタ出
力Aは、水平同期信号からのドツト数を表わしている。
最初に同図(blに示すような、表示データ6として1
L1°が入力され九とする。この時、大小比較器5が、
(カウンタ出力A)く(水平BP値HP)の条件全検出
している期間(大小比較器出力C=’H’)には 表示
データ6はH”にならない。したがってi1@込み信号
WCは出力されず、水平BP値HPは、°45層のまま
である。
次に、同図(clて示すような、表示データ6として”
L12が入力された場合について述べる。大小比較器出
力Cは、カウンタ出力Aが、”φ°〜。
45°の間°H°になるはずである(点線表示)。
しかし、この期間に表示データ6、’L7 ’が、。
H”になるtめに、書き込み信号WCが出力され、これ
によりラッチ4はその時点におけるカウンタ5の出力を
書き込まれるので、水平BP値HPは更新される(水平
BP値、”45” −’41“)。
したがって、カウンタ出力°421〜’43 ”の範囲
は、大小比較器出力C−“Loになり、以後、表示デー
タが1H′になっても、l込み直号WCを出力しないよ
うにする。以上の動作により、水平BP値には、表示デ
ータ6 x # Hlの時の、カウンタ出力Aの最小値
が設定される。
この方式によれば、例えば、文字が画面の中央に表示さ
れているなど1表示データ6が1画面左端に存在しない
場合、水平BP値HPは、画面の中央位置が設定される
。このなめ、フレームメモリ20には、画面の中央部か
ら書き込まれ、ま友、読み出された液晶表示信号21は
、左端から表示される。したがって、本来、画面の中央
に表示されるべき文字が、左端に表示されてし1う。し
かし特殊な場合を除いて、表示画面全体には、文字等が
均等に表示されている九め、間萌はない。
一方、特殊な場合に対しても、以下の処理を施すことで
容易に実現できる。その一実施例を第2図に示す。図中
、55はプリセッタブルラッチ、34は初期設定パルス
生成回路である。水平BP値は、その値に違いはあるも
のの、その上限値(以下、水平BP上限値と略す)は、
存在する。そこで、初期設定パルス生成回路34が電源
投入時にパルスを出力すると、プリセッタブルラッチ5
5に、この水平BP上限tlie設定する。プリセッタ
ブルラッチ33は、通常のセット・リセット付の7リツ
プ・70ツブで容易に実現できる。これは。
第10図(b)で説明し友ように、初期設定値よりもあ
とに存在する表示データに対しては、水平BP値が変化
しないことに盾目し、例えば、第11図の工りな、表示
データ6が画面の中央にしか表示されていない場合、(
カウンタ出力)<(水平BP値)の範囲では1表示デー
タが存在しないため。
書き込み信号WCが出力されない。したがって、プリセ
ッタブルラッチ53の内容は更新されず、電源投入時に
設定された水平BP上限値が、水平BP値として出力さ
れ続ける。よって、水平BP上限値よりフレームメモリ
20に書き込まれ、画面左端には、適度な空白があけら
れるため、第1の実施例に比べ、異和感は軽減される。
本実施例では、水平BP値の生成について説明したが、
垂直BP値の生成も同様に実現できる。
捷た、本発明の大小比較器5は、(カウンタ出力)〈(
水平BP値)で°H′を出力し友が、(カウンタ出力)
〉(水平BP値)で“H′を出力することにより、水平
BP値には、表示データー1H′の時のカウンタ出力A
の最大値が設定される。この値は、水平フロントポーチ
の位at表わしている。この水平フロントポーチと、先
に述べた水平バックポーチから、表示期間金示す信号が
生成される。バノコン内部では、この信号は、DiSP
TMG信号と呼ばれ、内部処理の基本信号となりている
。この信号は1通常、CRT接続ケーブルには出力され
ていない。このためそのケーブルの信号を用いて処理全
行う装置では、本発明を適用することで、容易にDiS
PTMG信号を再生することができ、処理装置の制御回
路を簡略化できる。
〔発明の効果〕
本発明によれば、水平・垂直のフロントポーチ、パック
ポーチの位置を容易に再生することができるtめ、従来
、必要であっ九DiPSWの設定が不要となり、ユーザ
の操作性を向上させることができる。また、従来例で述
べ九諏訪精工舎製VLi;5ED1340Fは、80ピ
ンフラツトパツケージでおるが、このうち、DiPSW
読み込み用に制御線とデータ線、合せて10本必要とな
る。本発明にエリ、制御線4本が減らせる。さらに、も
う1つのDiPSW情報を読み込む必要がない場合には
、10本の削減となり、パッケージを縮小できる。
【図面の簡単な説明】
第1図は、本発明の第一の実施例の構成図、第2図は、
第二の実施例の構成図、第3図は、従来のフレーム変換
装置の構成図、第4図は、パソコンの表示信号例の説明
図、第5図は、従来の書き込みアドレス生成部の構成図
、第6図はその動作図、第7図は従来の水平バックポー
チ発生回路の構成図、第8図はその書き込みタイミング
図、第9図は、表示画面の例を示した説明図、第10図
は、本発明の第一の実施例の動作図、第11図は表示画
面の他の例を示した説明図、である。 符号の説明 1〜水平同期信号、2〜ドツトクロツク、6〜カウンタ
、4〜ラツチ、5〜大小比較器、6〜表示データ、7〜
論理積回路、9〜パソコン、10〜フレーム変換装置、
11〜液晶モジユール、12〜垂直同期信号、22〜垂
直バツクポーチ、25〜水平バツクポーチ、29〜Di
PSW 、53〜プリセツタブルラツチ、54〜初期設
定パルス生成、HP〜水平BP値、vP〜垂直BP値、
WC−薔き込み信号。 第4図 水平ハ゛7りオニモト    イ(爪JM n八   
      木円L)O−FK−プ第7図 2ぺ 32−”l;’→21コナイ吉4i 第8図 侃P5W3交更 (z−+n) 第10口 水平BPイ直      43

Claims (1)

  1. 【特許請求の範囲】 1、複合映像信号の形式をとって出力される画像データ
    を与えられ、該画像データが画面表示されたときの該画
    面におけるデータの表示開始位置を前記複合映像信号か
    ら生成して出力するデータ表示開始位置情報の生成装置
    において、前記複合映像信号に含まれる同期信号により
    スタートして前記画像データを構成する画素に同期した
    ドットクロックを計数する計数手段と、予め想定される
    表示開始位置情報を設定される記憶手段と、該記憶手段
    に記憶された表示開始位置情報と前記計数手段により計
    数された計数値とを比較する比較手段と、該比較手段に
    おいて特定の大小関係が検出されている期間に表示すべ
    き画像データが現れたとき、そのタイミングで前記記憶
    手段にその時前記計数手段から出力されている計数値を
    取り込んで書き込む手段と、を具備し、前記記憶手段か
    らの読み出し出力をもってデータ表示開始位置情報とす
    ることを特徴とするデータ表示開始位置情報の生成装置
    。 2、特許請求の範囲第1項記載のデータ表示開始位置情
    報の生成装置において、前記記憶手段が初期値の設定可
    能な記憶手段から成ることを特徴とするデータ表示開始
    位置情報の生成装置。
JP28730487A 1987-11-16 1987-11-16 データ表示開始位置情報の生成装置 Pending JPH01129292A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28730487A JPH01129292A (ja) 1987-11-16 1987-11-16 データ表示開始位置情報の生成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28730487A JPH01129292A (ja) 1987-11-16 1987-11-16 データ表示開始位置情報の生成装置

Publications (1)

Publication Number Publication Date
JPH01129292A true JPH01129292A (ja) 1989-05-22

Family

ID=17715638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28730487A Pending JPH01129292A (ja) 1987-11-16 1987-11-16 データ表示開始位置情報の生成装置

Country Status (1)

Country Link
JP (1) JPH01129292A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03163586A (ja) * 1989-11-22 1991-07-15 Victor Co Of Japan Ltd マトリクス表示装置の画素クロック信号の発生回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03163586A (ja) * 1989-11-22 1991-07-15 Victor Co Of Japan Ltd マトリクス表示装置の画素クロック信号の発生回路

Similar Documents

Publication Publication Date Title
US6646629B2 (en) Liquid crystal display control device, liquid crystal display device using the same, and information processor
JPH0782306B2 (ja) ビデオインターフェース方法及び装置
US6340959B1 (en) Display control circuit
EP1455338A1 (en) Image processor with frame-rate conversion
JPH01129292A (ja) データ表示開始位置情報の生成装置
KR100761827B1 (ko) 소스 드라이버 제어 장치 및 소스 드라이버 제어 방법
JPH06180571A (ja) 画像処理装置
JP2004110046A (ja) 映像スケーリングを行う表示デバイス
JPH0724660B2 (ja) 超音波診断装置
JPH0527705A (ja) 表示装置
JPS61198293A (ja) 表示信号変換回路
JP3247595B2 (ja) 液晶表示映像信号生成装置
JP3354725B2 (ja) 表示装置
JP3432764B2 (ja) 画像表示装置
JPH0290245A (ja) インターフェイス装置
JPH0773096A (ja) 画像処理装置
US20080129751A1 (en) Smart Blanking Graphics Controller, Device Having Same, And Method
JP3241442B2 (ja) 表示用集積回路
JP2907617B2 (ja) 表示対象体の表示制御処理方式
KR100693420B1 (ko) 씨모스 센서 지원 영상 디스플레이 장치 및 방법
JPH0916142A (ja) 表示装置
JPH03105386A (ja) 表示器用コントローラ
JPS6350893A (ja) 表示制御回路
JPS62269197A (ja) 液晶表示装置
JPH06289833A (ja) カラー画像表示装置