JPH01126024A - ハイブリッド回路 - Google Patents
ハイブリッド回路Info
- Publication number
- JPH01126024A JPH01126024A JP62284503A JP28450387A JPH01126024A JP H01126024 A JPH01126024 A JP H01126024A JP 62284503 A JP62284503 A JP 62284503A JP 28450387 A JP28450387 A JP 28450387A JP H01126024 A JPH01126024 A JP H01126024A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal
- path
- circuit
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 11
- 239000000872 buffer Substances 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008571 general function Effects 0.000 description 1
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えば、データ伝送システムにおいて、送信
と受信とが同時に可能な送受信端子をもった変復調端末
装置の内部で、送信部回路からの信号は上記送受信端子
から信号を送り出すが、受信部回路の入力端子には入力
しないで、一方では、送受信端子で受信した信号は、受
信部回路の入力端子には加わるが送信部回路には入力し
ないという機能が必要になる。このような機能をもつ回
路をハイブリッド回路というが、本発明はかかる機能を
有する回路に関するものである。
と受信とが同時に可能な送受信端子をもった変復調端末
装置の内部で、送信部回路からの信号は上記送受信端子
から信号を送り出すが、受信部回路の入力端子には入力
しないで、一方では、送受信端子で受信した信号は、受
信部回路の入力端子には加わるが送信部回路には入力し
ないという機能が必要になる。このような機能をもつ回
路をハイブリッド回路というが、本発明はかかる機能を
有する回路に関するものである。
従来の技術
まず、ハイブリッド回路の基本的な構成について、第２
図を用いて一般的に説明する。
図を用いて一般的に説明する。
第２図は、ハイブリッド回路の一般的な機能を説明する
ための図で１はハイブリッド回路を含むデータ伝送装置
、例えば変復調端末装置、２は、そのハイブリッド回路
である。送出端子から、その一方の端子３１を通じて、
信号を装置１の内部回路へ加えられる。送受信端子４は
、一方の端子４１で信号を回線におくり出す。しかし、
−船釣には、一方の端子３１の送出信号の一部が、受信
端子５の中の一方の端子５１にも現われる。また、送受
信端子４で外部の回線から受信した受信信号は、その一
方の端子４２から同装置１内の受信端子５中の端子５１
に信号が現われる。しかし前と同じように一般的には、
その一部が送出端子３の他方の端子３２にも現われる。
ための図で１はハイブリッド回路を含むデータ伝送装置
、例えば変復調端末装置、２は、そのハイブリッド回路
である。送出端子から、その一方の端子３１を通じて、
信号を装置１の内部回路へ加えられる。送受信端子４は
、一方の端子４１で信号を回線におくり出す。しかし、
−船釣には、一方の端子３１の送出信号の一部が、受信
端子５の中の一方の端子５１にも現われる。また、送受
信端子４で外部の回線から受信した受信信号は、その一
方の端子４２から同装置１内の受信端子５中の端子５１
に信号が現われる。しかし前と同じように一般的には、
その一部が送出端子３の他方の端子３２にも現われる。
本来の機能としては、端子３１および同５１に現われる
各信号は、小さい方が望ましい。
各信号は、小さい方が望ましい。
さて、このような機能をもったハイブリッド回路の具体
的な構成例を第３図に示す。素子２０１゜２０６は演算
増幅器であり、素子２０１は抵抗２０２．２０３と共に
反転増幅器を形成する。また素子２０６は抵抗２０８，
２０７，２０９と共に加算増幅器を形成する。抵抗２０
４，２０８はこの回路が、ハイブリッド機能をもつため
に重要なはたらきをもつ抵抗であり、抵抗２０５は回線
の負荷抵抗である。
的な構成例を第３図に示す。素子２０１゜２０６は演算
増幅器であり、素子２０１は抵抗２０２．２０３と共に
反転増幅器を形成する。また素子２０６は抵抗２０８，
２０７，２０９と共に加算増幅器を形成する。抵抗２０
４，２０８はこの回路が、ハイブリッド機能をもつため
に重要なはたらきをもつ抵抗であり、抵抗２０５は回線
の負荷抵抗である。
端子３に加えた信号電圧Ｖ３が端子４に出力として現わ
れる信号Ｖ４は、簡単な計算で次のように示される。
れる信号Ｖ４は、簡単な計算で次のように示される。
・・・・・・（１）
次に入力Ｖ３が、端子５でどの（らいの出力ｖ５となる
かをみるため、Ｖ５／Ｖ３、すなわちＧ５−３を求める
と次のようになる。
かをみるため、Ｖ５／Ｖ３、すなわちＧ５−３を求める
と次のようになる。
・・・・・・（２）
同様に、端子４に信号Ｖ４を加えたとき端子５に現われ
る信号ｖ５は次の式で示される。
る信号ｖ５は次の式で示される。
ところで、第３図の回路が、本来のハイブリッド回路機
能をもつには、（２）式からＧ５−３＝Ｏの条件を満足
するように抵抗値を決定すればよいことになる。その条
件は次式で、与えられる。
能をもつには、（２）式からＧ５−３＝Ｏの条件を満足
するように抵抗値を決定すればよいことになる。その条
件は次式で、与えられる。
以上の説明を理解するため数値例を下に示す。
Ｒ２０？＝ ２ ＫΩ Ｒ２０９＝２．８にΩ
Ｒ２０４＝ ２ ＫΩ Ｒ２０３＝２．８にΩ
Ｒ２０４＝ ０．６にΩ Ｒ２０５＝０．６にΩ
とするとＲ２０８は ＝３．２８６にΩ このように抵抗Ｒ２０Ｂの値を選べば、Ｇ５−３は零に
なり、端子３に加えられた信号は端子５には現われない
。
Ｒ２０４＝ ２ ＫΩ Ｒ２０３＝２．８にΩ
Ｒ２０４＝ ０．６にΩ Ｒ２０５＝０．６にΩ
とするとＲ２０８は ＝３．２８６にΩ このように抵抗Ｒ２０Ｂの値を選べば、Ｇ５−３は零に
なり、端子３に加えられた信号は端子５には現われない
。
なお、端子３から端子４への利得Ｇ４−３及び端子４か
ら端子５への利得Ｇ５−４はそれぞれ（１）式（２）式
を用いて次の値になる。
ら端子５への利得Ｇ５−４はそれぞれ（１）式（２）式
を用いて次の値になる。
Ｌ＝ｒ−０，６１
以上の説明で、各定数を適当にえらべば、ハイブリッド
機能が実現することが、理解できる。
機能が実現することが、理解できる。
さて、次に、本発明にかかる説明をするために、第３図
の回路をより一般的に第４図に書きなおすことができる
。
の回路をより一般的に第４図に書きなおすことができる
。
第４図において、２１は例えば第３図の素子２０１およ
び抵抗２０２．２０３からなる反転増幅器であり、端子
３の送出信号を反転増幅し、端子４から回線に送り出す
。２２は例えば第３図の素子２０６および抵抗２０７，
２０８，２０９からなる加算増幅器である。
び抵抗２０２．２０３からなる反転増幅器であり、端子
３の送出信号を反転増幅し、端子４から回線に送り出す
。２２は例えば第３図の素子２０６および抵抗２０７，
２０８，２０９からなる加算増幅器である。
発明が解決しようとする問題点
第３図の従来の回路では、端子３から入力される送出信
号が抵抗２０８を通る経路Ａと同じく、素子２０１．抵
抗２０２，２０４，２０７を通る経路Ｂとで、回路構成
が異なり、経路Ａは抵抗２０８を通過する比較的簡単な
経過であるのに対し、経過Ｂは反転増幅器を通過する複
雑な経過である。
号が抵抗２０８を通る経路Ａと同じく、素子２０１．抵
抗２０２，２０４，２０７を通る経路Ｂとで、回路構成
が異なり、経路Ａは抵抗２０８を通過する比較的簡単な
経過であるのに対し、経過Ｂは反転増幅器を通過する複
雑な経過である。
したがって両者の経過を通る信号の遅延時間は一般には
異ることは容易に理解できることである。
異ることは容易に理解できることである。
さて、このように遅延時間の異なる、即ち、位相の異な
る同一周波数の二つの信号が加算増幅器２２で加算され
ると、本来相殺して端子５には現われないはずの信号が
現われる。この現象が生じることを簡単に次に説明する
。
る同一周波数の二つの信号が加算増幅器２２で加算され
ると、本来相殺して端子５には現われないはずの信号が
現われる。この現象が生じることを簡単に次に説明する
。
第５図は、第４図に対応して二つの信号経路Ａ、Ｂの遅
延時間に着目した等価回路で、遅延時間Ｔａは経路Ａと
経路Ｂとの遅延時間差で−Ｇは増幅度Ｇの反転増幅器で
ある。今、簡単のため、端子３に振幅１の複素信号Ｖ３
が加えられるとする。
延時間に着目した等価回路で、遅延時間Ｔａは経路Ａと
経路Ｂとの遅延時間差で−Ｇは増幅度Ｇの反転増幅器で
ある。今、簡単のため、端子３に振幅１の複素信号Ｖ３
が加えられるとする。
Ｖ ３ ＝ｅ ｒ ｗ ｔ
信号線２２１での信号Ｖ２２＋は、
Ｖ２２１ ＝Ａ ｅ ””
信号線２２２での信号ｖ２２２は、
Ｖ２２２＝ＡｅＪｗ（ｔ−Ｔｄ）
ここで、Ａは経路Ａ、経路Ｂの各増幅度で大きさは等し
くお互に１８０°位相が異っているように回路が設計さ
れている。
くお互に１８０°位相が異っているように回路が設計さ
れている。
次に、端子５での合成信号ｖ５は次のようになる。
Ｖ５＝ Ｖ２２１ ＋ Ｖ２２２＝ −Ａ ｅ ”ｔ＋
Ａ ｅ”（ｔ−Ｔｄ’＝ Ａ （ｅ−ｊｗＴｄｌ、）
８ｊＷｉここでＴｄが零で両経路の遅延時間差がない
場合は、Ｖ５は恒等的に零である。
Ａ ｅ”（ｔ−Ｔｄ’＝ Ａ （ｅ−ｊｗＴｄｌ、）
８ｊＷｉここでＴｄが零で両経路の遅延時間差がない
場合は、Ｖ５は恒等的に零である。
しかしながら、Ｔｄが有限である場合は事情は異なる。
信号出力Ｖ５の絶対値すなわち振幅を求めると
となる。したがってＩＶ５１は取り扱う周波数によって
その振幅は零でな（、第６図に示すごとく有限の振幅を
もつことになる。
その振幅は零でな（、第６図に示すごとく有限の振幅を
もつことになる。
このことは本来の目的には合致せず、Ｔｄ＝Ｏでないか
ぎり困ることである。
ぎり困ることである。
本発明は、取り扱う周波数のいかんにかかわらず出力信
号が零になるようにすることが目的である。
号が零になるようにすることが目的である。
問題点を解決するための手段
本発明は、上記問題点を解決するために、二つの信号経
路Ａ、Ｂの遅延時間を等しくし遅延時間差Ｔｄを零にな
したものである。
路Ａ、Ｂの遅延時間を等しくし遅延時間差Ｔｄを零にな
したものである。
作用
本発明によると、上記した構成により送出信号の経路Ａ
（反転経路）と経路Ｂ（非反転経路）とで各遅延時間を
等しくし、加算後の信号出力を取扱い周波数のいかんに
かかわらず常に相殺して、受信信号出力端子５における
送出信号の残留成分を取り扱い周波数にかかわらず零に
なるようにする。
（反転経路）と経路Ｂ（非反転経路）とで各遅延時間を
等しくし、加算後の信号出力を取扱い周波数のいかんに
かかわらず常に相殺して、受信信号出力端子５における
送出信号の残留成分を取り扱い周波数にかかわらず零に
なるようにする。
実施例
第１図は、本発明にかかるハイブリッド回路の一実施例
を示す回路図である。
を示す回路図である。
第１図において、２０１，２１０，２１１，２１２゜２
０６は演算増幅器（以下オペアンプとよぶことにする。
０６は演算増幅器（以下オペアンプとよぶことにする。
）を構成する各要素であり、オペアンプ２０１は抵抗２
０２．２０３とともに反転増幅器を形成し、その増幅率
は、その両抵抗の比、Ｒ２Ｏ３／Ｒ２０２できまる。オ
ペアンプ２０６は、抵抗２０７，２０８，２０９ととも
に加算増幅器を形成する。抵抗２０５は回線の負荷イン
ピーダンスである。オペアンプ２１０，２１１，２１２
は、利得１の正相バッファ回路である。
０２．２０３とともに反転増幅器を形成し、その増幅率
は、その両抵抗の比、Ｒ２Ｏ３／Ｒ２０２できまる。オ
ペアンプ２０６は、抵抗２０７，２０８，２０９ととも
に加算増幅器を形成する。抵抗２０５は回線の負荷イン
ピーダンスである。オペアンプ２１０，２１１，２１２
は、利得１の正相バッファ回路である。
以下に本実施例の動作を説明する。
送出信号は、端子３から各回路要素２０１，２０２゜２
０３．２０４でなる反転増幅器を通して端子４に送り出
される。
０３．２０４でなる反転増幅器を通して端子４に送り出
される。
一方、受信信号は、端子４から入力され、バッファ２１
０を通して加算増幅器構成の各回路要素２０６．２０’
７，２０８，２０９をへて、端子５から装置内に入力さ
れる。このとき送出信号もバッファ２１０を通して同加
算増幅器に入力されるので、受信信号出力端子５に本来
出力してほしくない送出信号が混入することになる。
０を通して加算増幅器構成の各回路要素２０６．２０’
７，２０８，２０９をへて、端子５から装置内に入力さ
れる。このとき送出信号もバッファ２１０を通して同加
算増幅器に入力されるので、受信信号出力端子５に本来
出力してほしくない送出信号が混入することになる。
しかし、前記のバッファ２１０．信号線２２２を通して
、加算増幅器に入力される送出信号とは逆相の送出信号
を、等しい振幅で同加算増幅器の節点２２３に加算する
ことによって相殺し端子５に送出信号成分が混入しない
ようにしである。
、加算増幅器に入力される送出信号とは逆相の送出信号
を、等しい振幅で同加算増幅器の節点２２３に加算する
ことによって相殺し端子５に送出信号成分が混入しない
ようにしである。
第１図において、バッファ２１０は、正相の利得１の増
幅器で入力インピーダンスは大きく、出力インピーダン
スが、きわめて小さい性質をもっているもので、信号線
２２１と２２２との間にインピーダンス変換すなわちバ
ッファとして挿入されている。同様の目的で、端子３か
ら信号線の間にもバッファ２１１，２１２が挿入される
。
幅器で入力インピーダンスは大きく、出力インピーダン
スが、きわめて小さい性質をもっているもので、信号線
２２１と２２２との間にインピーダンス変換すなわちバ
ッファとして挿入されている。同様の目的で、端子３か
ら信号線の間にもバッファ２１１，２１２が挿入される
。
今、非反転送出信号経路（端子３からバッファ２１１．
２１２を通して信号線２２３に至る経路）と反転送出信
号経路（端子３からアンプ２０１゜２１０を通して信号
線２２３に至る経路）との各遅延時間を比較すると第１
図の本発明実施例では、両者ともオペ・アンプ２個を経
過して信号線２２３の節点で加算されているので、もし
各回路素子として、同一の性質のものを用い、各オペア
ンプ段における遅延時間を等しいものとすると、両者の
経路の各遅延時間は等しく、Ｔｄは零になる。
２１２を通して信号線２２３に至る経路）と反転送出信
号経路（端子３からアンプ２０１゜２１０を通して信号
線２２３に至る経路）との各遅延時間を比較すると第１
図の本発明実施例では、両者ともオペ・アンプ２個を経
過して信号線２２３の節点で加算されているので、もし
各回路素子として、同一の性質のものを用い、各オペア
ンプ段における遅延時間を等しいものとすると、両者の
経路の各遅延時間は等しく、Ｔｄは零になる。
発明の効果
上記のように本発明は、送出信号の受信側への影響を取
扱う周波数のいかんにかかわらず送出信号の受信側への
影響を除去することができる。
扱う周波数のいかんにかかわらず送出信号の受信側への
影響を除去することができる。
第１図は本発明実施例のハイブリッド回路の回路図、第
２図は通常のハイブリッド回路の機能を説明するための
信号の流れを示す概要図、第３図は従来例の回路図、第
４図は第３図回路を機能的に示したブロック図、第５図
は信号経路の遅延時間差に着目した信号経路図、第６図
は第５図の回路での出力特性図である。 ２０１．２０６，２１０，２１１．２１２・・・・・・
オペアンプ、２０２，２０３，２０４，２０５゜２０７
．２０８．２０９・・・・・・抵抗。 代理人の氏名 弁理士 中尾敏男 ほか１名Ｎ
ｌ １ｆｉ Ｌ
−−−−−−−−−−−−−−一」口つ
２図は通常のハイブリッド回路の機能を説明するための
信号の流れを示す概要図、第３図は従来例の回路図、第
４図は第３図回路を機能的に示したブロック図、第５図
は信号経路の遅延時間差に着目した信号経路図、第６図
は第５図の回路での出力特性図である。 ２０１．２０６，２１０，２１１．２１２・・・・・・
オペアンプ、２０２，２０３，２０４，２０５゜２０７
．２０８．２０９・・・・・・抵抗。 代理人の氏名 弁理士 中尾敏男 ほか１名Ｎ
ｌ １ｆｉ Ｌ
−−−−−−−−−−−−−−一」口つ
Claims (1)
- 受信信号と送出信号との二つの伝送通路に、互いの遅延
時間を等しくするためのダミー回路を挿入したことを特
徴とするハイブリッド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284503A JPH07120970B2 (ja) | 1987-11-11 | 1987-11-11 | ハイブリッド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284503A JPH07120970B2 (ja) | 1987-11-11 | 1987-11-11 | ハイブリッド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01126024A true JPH01126024A (ja) | 1989-05-18 |
| JPH07120970B2 JPH07120970B2 (ja) | 1995-12-20 |
Family
ID=17679353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62284503A Expired - Lifetime JPH07120970B2 (ja) | 1987-11-11 | 1987-11-11 | ハイブリッド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120970B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1213847A1 (en) * | 1999-08-20 | 2002-06-12 | Micro M'S Inc. | Two-wire four-wire converting circuit for communication device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50153841A (ja) * | 1974-05-31 | 1975-12-11 | ||
| JPS60253330A (ja) * | 1984-05-30 | 1985-12-14 | Hitachi Ltd | ２線４線変換機能を持つｐｃｍ符号復号器 |
-
1987
- 1987-11-11 JP JP62284503A patent/JPH07120970B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50153841A (ja) * | 1974-05-31 | 1975-12-11 | ||
| JPS60253330A (ja) * | 1984-05-30 | 1985-12-14 | Hitachi Ltd | ２線４線変換機能を持つｐｃｍ符号復号器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1213847A1 (en) * | 1999-08-20 | 2002-06-12 | Micro M'S Inc. | Two-wire four-wire converting circuit for communication device |
| EP1213847A4 (en) * | 1999-08-20 | 2003-04-16 | Micro M S Inc | TWO-WIRE / FOUR-WIRE CONVERSION CIRCUIT FOR COMMUNICATION DEVICE |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07120970B2 (ja) | 1995-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2645022B2 (ja) | 加入者回路 | |
| JP2898165B2 (ja) | ハイブリッド回路 | |
| JPH0671343B2 (ja) | ２線式伝送路中の縦及び横方向電流測定回路 | |
| JPS6096908A (ja) | 平衡線用レシーバ | |
| JPH0669834A (ja) | ２線４線変換器 | |
| JPH01126024A (ja) | ハイブリッド回路 | |
| US7486788B2 (en) | Transceiver with integrated hybrid circuit | |
| JPS6126740B2 (ja) | ||
| JPH02283136A (ja) | ハイブリッド回路 | |
| JPH0736196B2 (ja) | 複素数加重係数を有する加算増幅器およびそのような加算増幅器を備えたインターフェイス | |
| JPH0533880B2 (ja) | ||
| JPH01261960A (ja) | ボタン電話装置 | |
| JPH04207229A (ja) | Ａ／ｄ変換装置 | |
| JPS62241439A (ja) | ２線４線変換回路 | |
| JP2646669B2 (ja) | 電子式ハイブリッド回路 | |
| JPH0229129A (ja) | ４線２線変換回路 | |
| JPH0122257Y2 (ja) | ||
| JPS60125A (ja) | 二線四線変換回路 | |
| JPH03231520A (ja) | ２線４線変換回路 | |
| JPS61133712A (ja) | 両方向性増幅装置 | |
| JPS6064535A (ja) | 縦バランス調整回路 | |
| JPH0983271A (ja) | 平衡増幅回路 | |
| JPS61234627A (ja) | ２線−４線変換回路 | |
| JPS6260848B2 (ja) | ||
| JPH04172804A (ja) | 増幅装置 |